
# TK-85 I/O BOARD

ユーザズマニュアル



JMC 日本マイクロコンピュータ株式会社



# TK-85 I/O BOARD

ユーザズマニュアル

**MC** 日本マイクロコンピュータ株式会社



# 目 次

1章	序文	1
	★TK-85 I/Oボード仕様·····	1
0 **	144_11_1_MAP	_
2章	113774 - 127715	
	★写真 2-1 I/O ボード·····	
	★写真 2 - 2 T K - 85 + I/O BOARD 結合	7
	<b>★図2-2</b> システムブロック図	
	2-1 アナログ変換	
	2-2 汎用入出力	9
	2-3 電子音発生	9
	2-4 サポート回路	9
3章	システムの組立	11
	3-1 部品の確認	11
	3-2 組立上の注意事項と保証範囲	
	3-3 部品の実装とボードの結合	12
	3. 3. 1 附属 I C, 及びオプション部品の実装	12
	3.3.2 ボードの結合	13
4章	システムのテストと操作	14
	4-1 TK-85本体のテストと操作	14
	4-2 拡張域RAMのテスト	14
	4-3 PPIのテストと操作	14
	4.3.1 PAよりの入力テスト	15
	4. 3. 2 PCよりの入力テスト	15
	4. 3. 3 PBへの出力テスト	15
	4-4 D/Aコンバータのテストと操作	16
	4-5 A/Dコンバータのテストと操作	18
	4 - 6 PSCの山力テスト	10

5章	応用の為のシステム解析	21
	★表5-1 I/Oマップ	22
	★表5-2 I/Oマップ既成同路部詳細・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	★表5-3 メモリマップ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	★図5-1 RAM·I/Oデコーダブロック	25
	★図5-2 パラレルI/O ブロック·······	26
	★図5-3 D/Aコンバータブロック	27
	★図5-4 A/Dコンバータブロック	28
	★図5-5 電子音発生ブロック······	29
	5-1 RAM・I/O デコーダブロック	30
	5-2 パラレルI/O ブロック·······	31
	5. 2. 1 8255-モード 0 の機能	33
	5. 2. 2 8255-モード1の機能	34
	5. 2. 3 8255-モード2の制御	
	5-3 D/Aコンバータブロック	
	5.3.1 オフセット調整とスケール	
	5. 3. 2 D/Aコンバータの活用	
	5-4 A/Dコンパータブロック	
	5.4.1 アナログ・マルチプレクサ	
	5. 4. 2 チャンネル・セレクター····································	
	5.4.3 ゼロ点調整とスケール調整	
	5.4.4 自走制御と割込制御・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	5. 4. 5 入力回路について	
	5-5 PSGプロック	
	5.5.1 PSG内部構造と働き	
	★図5-11 PSG内部プロック図····································	
	5. 5. 2 PSGデータ・セットの手法	U
6章	応用と展開の為に	2
0 早		
	6-1 プログラマブル・アッテーネータへの応用	
	6-2 デジタル・テスターへの応用	
	6-3 小型モータの制御への応用・・・・・・5	
	6-4 ウェーブメモリへの応用	
	6-5 ノイズシュミレータへの応用・・・・・・50	
	6-6 リモコン玩具のプログラム制御への応用・・・・・・55	
	6-7 付加回路を必要としない応用例60	J

# 付録

汎用I/Oポート8255A······	61
D/Aコンバータ NE5018	66
A/Dコンバータ ADC 0804	68
アナログマルチプレクサ MC14052B	71
PSG AY-3-8910	73



# 1章 序 文

この "TK - 85 I / O BOARD" は、NEC製ワンボード・マイクロコンピュータ "TK - 85" の応用を、具体的にサポートする為に開発されたものです。

マイクロコンピュータのコンピュータ界に於ける役割は拡大する一方ですが、特にその小型・ 安価と云う性質上、システムの末端へ末端へと拡がり、末端部のインテリジェント化を促進させ ております。又、工場設備、事務機器、家電製品、玩具と言った様な、従来人間の手動操作に頼 っていた領域へ入り込み、省エネルギーとからんだ自動化プームを引き起しております。

これ等に於いて、マイクロコンピュータに要求される機能は、システム外部との情報の直接の やりとりであり、又、メカニカル部のコントロールであり、或は、人間の感覚器の代行を果す物 理的変化/化学的変化の感知と判断等々です。




図1-1 機能構成図

図1-1を参照して下さい。この I / Oボードは TK - 85と結合することにより、上述の拡大してゆくマイクロコンピュータへの要求に対応する機能を実験し学習して行く為のトレーニング機とか、実機設計前のシュミレーション・ボードの役割を、指向するものです。手法により、実際のシステムに組込むことも、もちろん可能です。

最近の各種センサーの低価格化に伴い、職場、学校での教育、のみならずホビイストにあっても、 機材として本ボードのAD/DA変換を伴う制御を十分活用し、現実の場でのマイクロコンピュー 夕の働きを深く理解されることを希望するものです。

#### TK-85 I/O BOARD仕様

#### 1. 外形寸法(単位mm)

1-1 本体: 180 W×(300+10) L×25 H

但し~寸法はエッジ端子部

1-2 マザー・ボード: 47 W×180L×24H

#### 2. 使用電源 & 消費電流

2-1 DC+5V±5% 800mA以下

2-2 DC+12V±5% 100mA以下

2-3 DC-12V±5% 50mA以下

#### 3. 機能 & 主要搭載デバイス

3-1.2 I/O デコーダ

SN74154により、00H~3FH間を16ブロックにデコード。

3-1.3 使用信号は原則としてバッファして送受.

○データバス・バッファ:74LS245×2

Oアドレスバス・バッファ:74LS365×2

○その他の信号: 74LS32, 7406, 74LS04, 74LS00

3-2.1 PPI:パラレルI/Oポート

OμPD8255AC. 各8BitのポートA, B, C.

〇内、ポートBは下記のLED表示器接続済。

#### 3-2.2 データ表示回路

LED, 7406ドライバ、R-Arrayによる2進表示回路をポートCに付設。

- 3-3.1 A/D コンバータ: ADC 0804 (NS製)
  - OCMOS 8 Bit μPバス・コンパチブルタイプ.
  - ○変換速度 平均110 µs (fosc=660kHz時)
  - ○非直線性誤差 ±1/4 LSB
  - ○総合誤差 ±1/2 LSB (フルスケール調整時)
  - ○入力信号レベル + 0 V~+5 V

(絶対最大 -0.3V~+5.3V)

○差動入力 1 CH

- 3-3.2 アナログ・マルチプレクサ:MC14052 (モトローラ製)
  - ○CMOS 3電源方式(2電源にて制限使用)
  - ○差動入力 4 CH
  - 入力信号レベル + 0 V ~ + 5 Vにて制限使用。
  - ○データバス・ビット D0,D1を使ったチャンネル・セレクター回路(74LS74)付設により各CHのソフト(プログラム)選択可能.
- 3-3.3 モード選択 SW

自走モード/割込モードの2種の制御方式をSW切替により可能とする.

- 3-4.1 D/A コンバータ: NE5018 (シグネティクス製)
  - ○8 Bit µPバス・コンパチブルタイプ
  - O確度 ±1/2 LSB
  - OVREF +5 V 60ppm/℃を内蔵
  - ○出力極性選択用ジャンパー・ピンにより-5 V~+5 V, 0 V~+10 Vの両 タイプの出力方式を選定出来る。
- 3-4.2 バッファアンプ: NA741C

 $\pm 12$ V電源供給による、ポルテッジ・フォロアにて、D/A コンパータ出力をパッファリング。

- 3-5.1 PSG (プログラマブル・サウンド・ジェネレータ): AY-3-8910 (GI製・別赤)
  - ○8Bit データ/アドレスバス、(TK-85本体のポートB 8Bitと接続し、プログラム制御)
  - 4 Bit コントロールバス (TK-85本体のポート C 3 Bitと接続し、プログラム制御)
  - ○専用ROM/RAM (256 Byte) の接続・直接制御可能。
  - ○8Bit×16個の内部レジスタの読み/書きにより、音階音及び各種疑似音を発 生する。
  - O水晶発振回路fxtal=3.579545MHz (別売)を2分周して供給。
- 3-5.2 オーディオパワーアンプ : μPC575C (NEC製)
  - 〇最大出力 2 W. 付設ボリューム回路にて音量調整。
  - OLINE OUTジャックに外部アンプへのプラグを挿入することにより、内部アンプ側シャ断。

#### 4. 動作環境

4-1 温度範囲 +5℃~+40℃

4-2 湿度範囲 30%~80% (但し結露のないこと)

4-3 大気状態 有毒ガスの無いこと

#### カードエッジ信号表

	ピン	A	В	ピン	A	В	ピン	A	В	
	1	GND	GND	18			35	PB 5	RST6.5	
	2	GND	GND	19			36	PB 6	NC	1
	3	+ 5 V	+ 5 V	20	1	MEMR	37	PB 7	NC	
	4		NC	21		MEMW	38	PC 0	NC	
	5		NC	22	READY		39	PC 1	NC	
	6	ALE	NC	23			40	PC 2	NC	1
	7		NC	24			41	PC 3	NC	
-	8	RD	N C	25	HOLD	HLDA	42	CS 3	INTR	1 -
	9	WR	IO/M	26		DB 7	43	CS 2	INTR	17/
1	10	AB 15	AB 7	27	DMA	DB 6	44	CS 1	RESET OUT	1-
1	11	AB14	AB 6	28	DMA	DB 5	45	RESET IN	RESET OUT	
	12	AB13	AB 5	29	DBSL	DB 4	46			1
	13	AB12	AB 4	30	PB 0	DB 3	47			1
1	14	AB11	AB 3	31	PB 1	DB 2	48	CLK	S0 · S1	
	15	AB10	AB 2	32	PB 2	DB 1	49		S 0 + S 1	
	16	AB 9	AB 1	33	PB 3	DB 0	50	GND	GND	
L	17	AB 8	AB 0	34	PB 4	RST 5.5				

21171

# 2章 構成と機能

本ボードは写真 2-1 に見られる形態をしており、基本的に写真 2-2 に示します様に、ワンボード・マイコン TK-85 と(付属の)マザー・ボードを介して結合されます。

構成は大きく分けて、次の4機能になります。

- 1. アナログ変換----A/Dコンバータ, D/Aコンバータ
- 2. 汎用入出力 -----PPI+ データ表示器。
- 3. 音声発生---プログラマブル・サウンドジェネレーター+オーディオアンプ
- 4. サポート回路―――増設RAM, I/O-アドレスデコーダー, 信号用バッファ・ドライバー

TK-85側も含めたシステム・ブロック図を図2-2に示します(これは写真2-2のシステムに相当します)。

マザー・ボードを挟んだ左側がTK -85ボード、右側が多目的 I / Oボードです。TK -85側 に関しては、TK -85トレーニングブックの11章(頁171~)を参照下さい。

I/Oボード上にはユーザ・アプリケーションの為のフリーエリアが設けてあり、ユニバーサル・パターン化されています。このエリアで図1-1の、インターフェイスーX、-Yの回路を組むことが出来ます。

I/Oボード内ではマザーボードより受けた信号は一旦バッファリングして使用し、逆に内部より送り出す信号は、必ずバッファリングしてマザーボード(又はフリーエリア)へ送り出しています。 従って応用回路設計時に I/Oボード内既成回路のファン・イン、ファン・アウトへの配慮は少くて済みます。






写真 2 - 1 I/O BOARD










図2-2 システムブロック図



#### 2.1 アナログ変換

データバス上の8ビット・デジタルデータをとり込み、アナログ値に変換して出力するD/A コンバータ (図面座標:12G)と、センサー等よりとり込んだアナログデータを8ビットデータ に変換してデータバストに載せるA/Dコンバータ(12E) があります。

又、何点かのアナログデータを時分割にて処理出来る様、4 チャンネルのアナログ・マルチプレクサ〈13E〉、使用チャンネルをソフト(プログラム)にて切替える為のチャンネル・セレクター〈13F〉を付設してあります。

#### 2.2 汎用入出力

アナログ・→デジタル処理の為には、一般に、種々の入出力回路が目的に応じて付設されます。 それ等の制御用とか、インターフェイス用として、汎用パラレル I / Oポート (PPI) 8255が搭 載されています。 8ビット 3ポートの内、PBは データを 2 進表示する 8ビット・LED <14 D> を付設してあります。この表示器は、5 章に述べます A/Dコンバータのスケール調整やオフセット ト調整、D/Aコンバータの入力データ確認用、又TK − 85本体の 7 SEG・LED表示器と組合 せて、2 進数対16進数、10進数、8進数、等の対比表示器としても活用出来ます。

#### 2.3 電子音発生

ここにはPSG(プログラマブル・サウンド・ジェネレータ)として、疑似音、音階音とも自由に作成出来るLSI、AY-3-8910を採用してあり〈12 I〉、2 W出力のオーディオアンプ〈13 J〉を付設してありますので、スピーカを接続するだけで使用出来ます(但し、LSIと、Xtalはオプション購入となっております)、又外部アンプに引き出す為のLINE・OUT用JACKも付いています。

図1-1・3のセンサーより取込んだアナログ データが、下限レベルに満たない時、又ある 上限レベルを越えた時警報を発するとか、データ範囲を数ランクに分割して、各ランクに異った 音 (例えば音階音) を割り振っておき、取込データを音で判断する等の役割を分担する所です。

#### 2. 4 サポート回路

TK - 85本体には1 KバイトのRAMが実装されています。 I / 0ボード上に3 Kバイト < 9、10 E > が増設出来ます(内1 Kバイトは実装、2 Kバイトはソケットのみ)。

このシステムでは、I/O機器の制御はI/OマップドI/O方式(表5-1参照)をとっており、 $00H\sim FFH$ のアドレス(機器番号)の内、 $00H\sim 3FH$ までをI/Oアドレスデコータ <10 H〉によりデコードしてあります。I/O機器の増設にはこのデコードされた信号を使用し、フリーエリアにて活用することが出来ます。

I/Oボード内既成回路部は外部との信号のやりとりに於いて、 バッファを経由してあり、

負荷的にアイソレートされています。特に、データバスは既成回路部用データバッファ  $1 < 9 \ C$ 〉と、フリーエリアでの応用回路用 データバッファ  $2 < 12 \ A$ 〉の  $2 \$ つのトライステート・バッファ を設けてあり、相互のデータどうしが競合しない様ゲーティングされています。

# 3章 システムの組立

### 3.1 部品の確認

組立てに入る前に、表3-1の全部品が間違いなく揃っているかどうかを確認して下さい。

表3-1 パッケージリスト

部番	品名	規格	個数
1	I/Oボード本体,	S - 0528	1
2	ユーザズマニュアル	P-00018	1
3	保証書		1
4	マザーボード	100PINコネクタ付	1
5	I C	μPB8216C	2
6	セムスネジ	M 3×8 平, バネ座金付	1
7	六角ナット	М 3	1
8	バネ座金	М 3	2
9	金属スペーサ	D03013	2

#### 3.2 組立上の注意事項と保証範囲

本ボードは微小アナログ信号を処理する関係上、ハイ・インピーダンスな入力ラインを持ち、 又N・MOS、C・MOS等の静電破壊に弱い素子も含まれています。従って特に乾燥期に於ける組立には十分注意し、化繊のブラシによる埃とり、発泡スチロール上の組立等は行わないで下さい。 又、製品の性質上、部品ムキ出しの状態となっておりますので、水分、金属性埃の発生する環境下での作業は避けて下さい。

ハンダ付け作業を伴う場合は、電流リークの少ない20W以下のハンダ・ゴデ(出来ればGNDワイヤー付)を使用し、電源結線後の作業の場合は必ず電源OFF状態にてハンダ付け処理を行って下さい。

写真2-1を参照して下さい。本ボードは物理的に2つのブロックに分かれています。部品の 実装されている既成回路部と、応用付加回路の為のユニバーサル・バターン部(フリーエリア) です。この二つの領域は両面ともGNDパターンで囲まれ区分されています。保証の対象となるの は既成回路部に限定されますので、保証書の保証規定をよく読んで留意しておいて下さい。

既成回路で取扱う信号は入・出力ともバッファ・ゲートにて十分保護されていますが、外部回路の接続により損傷を与えない様、十分確認の上接続を行って下さい、特に本ボード上には +12 V、-12V、+5 V o 3 種のDC 電源ラインのバターンが配置されていますので、誤りのない様、7 接触等には十分注意を払って下さい。

#### 3.3 部品の実装とボードの結合

#### 3.3.1 附属IC,及びオプション部品の実装

TK -85トレーニングブックの見開き真のTK -85ボード写真を参照して下さい、IC24、IC25  $(x_{2}, y_{2}, y_{3})$  に I  $(y_{2}, y_{3}, y_{3})$  を挿入して下さい、(図3-2) 手順1).





図3-1 Xtal 実装図

#### 3.3.2 ボードの結合

TK-85トレーニングブックの見聞き頁の図Aを参照して下さい。図に示されている穴 6 に取り付けられているゴム足、スペーサ、ビス、平ワッシャー、ナットを一旦取り外して下さい。

図 3 - 2 を参照して下さい。まず手順"2"に示す様にマザーボードに TK - 85本体ボードを挿入して下さい。次に、手順"3"に示す様に TK - 85本体ボードの穴上に付属の金属スペーサをビ「ス(ネジ)を用いて固定して下さい。そして手順"4"の様に注意深く I / Oボードをマザーボードの上段側のコネクタに挿入し、金属スペーサ突起部(ネジ部)にボードの穴を合せて、手順"5"の様にパネ座金とナットで締め付け固定します。

各電源の消費電流は1章の仕様 項目2 を参照下さい。この内、+5 Vに関してはTK-85本体側にて1.2A(公称値)を必要としますので、合計2 Aの電流容量が必要です。



注意 \* 1. --- 2. --- 3. --- 4. --- 5. の手順で組立てる。

\*○印No以外の取付部品はTK-85本体より一旦取り外したものを使用する。

図3-2 組み立て図

# 4章 システムのテストと操作

#### 4. 1 TK-85本体のテストと操作

TK - 85の操作は、トレーニングブックの1章、3章に沿って、NORMAL-FUNCTION、MODE-FUNCTION、REGISTER-FUNCTION、STEP & BREAK、の各ファンクションで 夫々の項目毎のテストを行って下さい。

#### 4.2 拡張域RAMのテスト

MODE-FUNCTIONのTEST-MEMORYにて、 I / Oポード上のRAMをテストします。 現在のRAM-ADRSは8400H~87FFHですので(表5-3参照)、KEY操作を次の様に行っ て下さい。

## MODE TN

S S S F N N WE S T N N WE S T

数秒待ちますと、異常なければ "good" の表示が現れます。

尚, 当初よりRAMソケットに2114をフル実装されている方は、増設3 Kバイト分のRAM・ADRS 8400H~8 FFFHまでを通しでメモリ・テストして下さい。

#### 4.3 PPIのテストと操作

PPIデバイス8255は、図 2-1 〈12C〉 で見られる様に 8 ビット データバスと選択された 8 ビット・ポートPA、PC、PBの間でDATAのやりとりをします。どのポートを入力として使うか、出力として使うかをあらかじめ8255内に指定(コントロール・ワードを内部のコントロール・レジスタにロード)しておき、OUT命令、IN命令を使ってそのタイミングに於けるデータの出し入れを行います(TK-85トレーニングブック、8 章-8 及び 6 章-5 を参照下さい)。

ここでは、具体的に操作してみましょう。まず、PA、PC、PBを夫々8ビット独立ポート(MO DE-0)とし、PA、PCを入力、PBを出力となる様コントロール・ワードをセットします。

## MODE SOT OF STREET S S S SET

のキー操作を行いますと、上記入出力条件にPPIがイニシャライズ出来ました。

MODE · FUNCTIONの No. キーを使ってPPI各ポートよりの入出力を行ってみます。

#### 4.3.1 PAよりの入力テスト

MODE FIN PAF PAF WE

のキー操作により 7 SEG・LEDのデータ部にFFを表示するはずです。これは図 5 - 2 の様に PPIのPAはプルアップ抵抗(静電気等よりの保護用R)により、外部入力のない場合は Hレベルデータと判別される為です。 [2] [2] の00はPAのアドレスです (表 5 - 2 参照).

#### 4.3.2 PCよりの入力テスト

PCのアドレスは表5-2より02Hです。又、PCもプルアップされていますので、

HOOE FIN OUT OF SHIT

のキー操作により 7 SEG・LEDのデータ部にFFを表示します。

#### 4.3.3 PBへの出力テスト

PBのアドレスは表5-2より01Hです。PBに或るデータを出力すると云うことはそのデータ をビットLEDで2進数表示することを意味します。

今、このPBに55H、AAH、99Hと順に出力してみましょう。

このキー操作により、55Hの2進表示、010I、0101を表示するでしょう。続けて、

SIVE SIVE WIL

により、1010、1010を表示します。次に続けて、

9 9 Wi

により、1001、1001を表示します。

#### 4. 4 D/Aコンバータのテストと操作

図5-3を参照して下さい。

CON3のA1-B1にDCVレンジにしたテスター(又はオッシロスコープ)をつないで下さい。



%i %i WI

FIN FIN WIL

とキー操作しますと、 🛂 🛂 がデータ00Hを出力した時、 🔽 🖏 がデータ FFH を出力した時です。 夫々、CON 3 に DCレベル(アナログ値)として出力されるでしょう。 同様にして、 続けて、



とキー操作してみて下さい。各DATA値に応じて段階的にDCレベルが上昇して、最終的に+10Vになります。

\*\*\*ノコギリ波を発生するプログラムをLIST4-1に示します。但し高速の為、テスターでは観察出来ません。オッシロスコープにて、写真4-1の波形が確認出来ます\*\*\*。

LIST4-1 ノコギリ波発生プログラム

LOC OBJ	LINE SOURCE STATEMENT
	1 ; ****** TK85 I/O BOAD ******
	3 ; 本本本本本 D/A C。 SAW TOOTH 本本本本本
0008	5 DAOUT EQU 08H ; D/A CONVERTER PORT ADDRESS
8000	7 ORG 8000H
8000 3E00 8002 D308	9 START: MVI A,00H ; INITIAL VALUE 10 LOOP: OUT DAOUT .
8004 3C 8005 00	11 INR A ; INCREMENT ACCUMRATER 12 NOP
8006 C30280	13 JMP LOOP 14 :
	15 END




写真4-1 ノコギリ波 2 V/DIV 0.5ms/DIV

17

#### 4.5 A/Dコンバータのテストと操作

図5-4を参照して下さい、A/Dコンパータの入力にはマルチプレクサ (MPX) がつながり、 初期状態に於ては、チャンネルセレクターはJPC-1が2側に差されていることによりCH0をハード指定しております。

スケール校正用POTのTP 2、 TP 1 を夫々 CH 0 のTP 4、 TP 3 へ 2 本のクリップコードでつないで下さい。POTは右一杯に廻した時が + 5 V(VREF)、左一杯に廻した時が 0 V(GND)になります。これ等のDCレベルをA/D変換した場合、+ 5 VはFFH、0 Vは00H、中間点の+2、5 Vは 7 FH - 80 Hに相当します。CH 0 より取込んだこれ等のデータを A/D 変換し、そのデジタル値をビットLED上にて 2 進表示してみます。

初期状態(製品出荷時)に於いて、モード選択SWは2側の自走モード(5章の5・3参照)になっておりますので、OUT命令で一度変換スタートの起動をかけ、あとはIN命令で次々とデータを読込み、それをPPIのLEDに表示(PBに出力)するだけでよい訳です。プログラムリストをLIST4-2に示します。プログラムをRAMにストアし、8000Hから実行させて下さい。

LIST4-2 A/Dコンバータ自走モードプログラム

LOC OBJ	LINE	SOURCE	STATEMEN	Г
	1 ;	***** TK85 I	/O BOAD	kolokok
	2 ;			
	3 ;	**** A/D C.	FREE RU	N MODE ****
	4 ;			
0090	5 0	OMM EQU	90H	; 8255 CONTROL WARD
0003	6 PI	PIC EQU	03H	PPI PORT ADDRESS
0004	7 M	PX EQU	04H	PPI CONTROL PORT ADDRESS
0006	8 AI	DCV EQU	06H	; A/D CONVERTER PORT ADDRESS
0001	9 PI	PID EQU	01H	PPI OUTPUT PORT ADDRESS
	10 ;			
8000	11	ORG	8000H	
	12 ;			
8000 3E98	13 ST		A, COMM	
8002 D303	14	OUT	PPIC	; 8255 INTIALIZE
8004 3E00	15	MVI	A, OOH	
8006 D304	16	OUT	MPX	; ASSIGN CHANNEL O
8008 D306	17	OUT	ADCV	; ADC START
	18			
800A DB06	19 LO	OP: IN	ADCV	READ DATA
800C D301	20	OUT	PPID	; DISPLAY DATA TO LED
800E C30A80	21	JMP	LOOP	
	22 ;			
	23	END		

先のPOT 2 を廻してみると、回転につれてビットLEDの点灯が 2 進表示でシフトして行くの が分かるでしょう。CON 3 のCH 0 端子 (A5, B5)に DCV レンジにしたテスターをつなげば、A/D 変換の対応が確認出来ます。

#### 4.6 PSGの出力テスト

図5-5を参照して下さい。 3章の3.3.1で説明しました様に、PSGチップ及びXtalはオブションとなっております。この部分を実装した上での操作について述べます。表4-1を参照して下さい。表の様にPSGは16個の8ビット・レジスタより成っております。この各レジスタに必要なデータを得込むことにより、一つの音を生成します。図2-2に見られる様に、PSGの制御はTK-85本体側のPPI(8255)にて行っております。PBはレジスタ・アドレス及びワード・データの転送バスとして使用し、PC(下位3ビット)はソフト・リセット、及び上記バスのモード指定(レジスタ・アドレスモード、データ書込モード、データ読取りモード、バス無効モード)を行うコントロール・バスとして使用しております。

表4-1 PSG内部レジスタ構成

レジフ	デークビット	B <sub>7</sub>	В6	B <sub>5</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>	
R 0	CH A to the		微 調 (8ビット)							
R 1	CH·A 音階		_			粗	圖 (	4ビッ	١)	
R 2	CH·B 音階		微 調 (8ビット)							
R 3	CH·B 育陌					粗	調 (	4ビッ	<b>+</b> )	
R 4	CH·C 音階			稅	b 調	(8ビッ	<b>F</b> )			
R 5	しれ・し 音屑			_		粗	調 (	4ビット	-)	
R 6	ノイズ周波数					同期調整	条 (5)	ビット)		
R 7	イネーブル	デートA/B ノイス				₹	Ī	音 階		
κ,	1 4-770	ЮВ	IOA	С	В	A	С	В	A	
R 8	CH·A 振幅	M			M	L <sub>3</sub>	L <sub>2</sub>	L <sub>1</sub>	L <sub>0</sub>	
R 9	CH·B 振幅				M	L <sub>3</sub>	L <sub>2</sub>	L:	Lo	
R A	CH·C 振幅	M			M	L <sub>3</sub>	L <sub>2</sub>	L <sub>1</sub>	Lo	
R B	エンベロープ周期	微 調 (8ビット)								
R C	エンベローノ同期	粗 調 (8ビット)								
R D	エンベロープ:波形/回数					CONT	ATT	ALT	HOLD	
RE	ポートA データ			ポート	A 81	ニット	1/0			
RF	ポートB データ			ポート	B 81	ニット	I / O			

各レジスタの機能、詳しい制御方法は、5章の5.5で解説し、ここではこのブロックのテストとして直接、出力テストを行いましょう。LIST4-3のプログラムをRAMに入れ8000Hより走らせて下さい、 炸裂音のくり返しが発生します。

#### LIST4-3 炸裂音発生プログラム

		*** PSG	EXPLOSION EFF	ECT ****
00FS	4 : 5 PIO 6 ;	EQU	OF8H ;	PIO ADDRESS
:000	7	ORG	8000H	
8000 3E90	8 ; 9 IT:	MVI	A- 90H	
8002 D3FB	10	OUT		INITIALIZE 8235
8004 3E00	11 ; 12 STAF	T: MVI	A, 00H	
8006 D3FA	13	OUT	PIO+2 ;	RESET ALL RESISTERS OF PSG
3008 214880	15	LXI.	H,SDATA ;	SOUND DATA TABLE ADDRESS SET
800B 1E07	16	; MVI	E,7 ;	GET DATA NUMBERS OF OBJECTIVE SOUND DATA
800D 46	18 PSGS	ET: MOV	B, M ;	SET SOUND DATA IN PSG REGISTERS
800E 23	19	INX	H	
800F 4E	20 21	MOV	C,M ;	SET VALUE DATA IN (C)
8010 23 8011 CD3080	22	CALL	ADRS	
8014 CD3C80	23	CALL	WDATA	
8017 1D	24	DCR	E	
8018 C20D80	25	JNZ	PSGSET	
	26 27 TIME	, ,		TIMER FOR INTERVAL
801B 0E10 .	28	MVI	C,10H	
801D 16FF	. 29 BLY2	IVM ::	D, OFFH	
801F 1EFF	30 DLY:		E, OFFH	
8021 1D	31 DLY		E	
8022 C22180	32	JNZ DCR	DLYO D	
8025 15 8026 C21F80	33	JNZ	DLY1	
8029 OD	35	DCR	C	
802A C21D80	36	JNZ	DLY2	
802D C30480	37 38	JMP	START	
	39 : 40 \$EJI	CT		
	41 : *	** SUBROU	TINE ***	
8030 3E0B	43 ADR			ADDRESS MODE SET
8032 D3FA	44	MOV	P10+2 A-B ;	REGISTER ADDRESS SET
8034 78 8035 D3F9	46	OUT		OUTPUT REGISTER ADDRESS
8037 3E08	47	MVI		INACTIVE
8039 D3FA	48	OUT	P10+2	
803B C9	49 50 ;	RET		
803C 79	51 WDAT	A: MOV	A.C	
803D D3F9	52	OUT		OUTPUT DATA
803F 3E0A	53	MVI	A, OAH	
8041 D3FA	54 55	MVI		WRITE DATA MODE SET
8043 3E08 8045 D3FA	55 56	OUT	P10+2	INACTIVE
8043 D3FH	57	RET		
0047 07	58 :			
			ATA TABLE ***	
	60 SDATA	12		
3043 06	61 ;	DB	06H,00H;	R6) SET NOISE PERIOD TO MAX. VALUE
3049 00 304A 07	63	DB	07H,07H; (	
304B 07				· ·
04C 08 04D 10	64	DB	08H,10H ; (	
04E 09	65	DB	09H-10H ; (I	79)
04F 10 050 0A	66	DB	OAH- 10H ; (F	RA) ,,
051 10 052 00	67	DB	OCH-38H ; (F	C) SET ENVELOPE PERIOD TO 2.05 SECONDS
053 38 054 OD	68	DB	ODH, OOH ; (R	
055 00		20	ODNI OUN I (R	DECHI ",
	69 ;	END		

# 5章 応用の為のシステム解析

前章までの記述で、一通り本システムの概要を理解していただけたことと思います。 この章では各機能プロック毎に、それを活用する為の解析を行います。従って今、現に必要とされている機能プロックの節を先行して選択的に読まれてもさしつかえありません。

その際も、まず次の全回路図(図5-1~図5-5)、I / O マップ(表5-1,表5-2)、メモリマップ(表5-3)に一通り目を通しておいて下さい。

表5-1 1/0マップ

項目	ADRS	セレクト 信 号	デバイス名	機能
既	0 0 0 3	PDS 0	PPI	パラレル I / O 8255の制御
成回	0 4 0 7	PDS 1	ADC	A/Dコンバータの制御
路	0 8 0 B	PDS 2	DAC	D/A コンバータの制御
	0 C 0 F	PDS 3	PSG+1-1=	802 1 Feb 1 45
	1 0 1 3	PDS 4	79131	16 (2.1 × 1.1) (2.3 × 2.16 (3.1)
応	1 4 1 7	PDS 5		
	1 8 1 B	PDS 6		
用	1 C 1 F	PDS 7		
	2 0 2 3	PDS 8		
	2 4 2 7	PDS 9		·
	2 B	PDS 10		
	2 C 2 F	PDS 11		
路	3 0	PDS 12		
	3 4 3 7	PDS 13		
	3 8 3 B	PDS 14		
	3 C 3 F	PDS 15		
未	4 0			
使				
用				
T K - 85	F A F B	55SL	PSG	サウンド・ジェネレータの制御
未使用	F C F F			


表5-2 1/0マップ既成回路部詳細

					DATA	数	架
デバイス	0/I	ADRS	ラベル	16進数	2 進数	6 6	備寿
	0/I	0 0	PA		D <sub>7</sub> D <sub>6</sub> D <sub>5</sub> D <sub>4</sub> D <sub>3</sub> D <sub>2</sub> D <sub>1</sub> D <sub>0</sub>	ポートAI入出力	50 相
PPI	OUT	0 1	PB		D <sub>7</sub> D <sub>6</sub> D <sub>5</sub> D <sub>4</sub> D <sub>3</sub> D <sub>2</sub> D <sub>1</sub> D <sub>0</sub>	ポートBへ出力	LEDへAレジスタの内容を2進数 表示せよ
8255の制御	0/I	0 2	PC		D <sub>7</sub> D <sub>6</sub> D <sub>5</sub> D <sub>4</sub> D <sub>3</sub> D <sub>2</sub> D <sub>1</sub> D <sub>0</sub>	ポートC入出力	応用
	OUT	0 3	INI		$D_7\ D_6\ D_5\ D_4\ D_3\ D_2\ D_1\ D_0$	コントロールワードセット	
	OUT	0 4	CHS	00 - 03	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	チャンネル・セレクト	$D_1 D_0 = f_+ > \uparrow \mu No.$
A/D変換	OUT	9 0	ADS	ХХ	$X \times X \times X \times X \times X$	変換スタート	X: 压意
	ZI	9 0	DRD		$D_7D_6D_5D_4D_3D_2D_1D_0$	データ読取り	変換された新しいデータ を読取れ
D/A 変換	OUT	8 0	DAS		$D_7 \ D_6 \ D_5 \ D_4 \ D_3 \ D_2 \ D_1 \ D_0$	変換スタート	$\vec{\tau} - \hat{\sigma} = 00 \mathrm{H} \sim \mathrm{FFA}$
5.000 80,00	OUT	FB	WINI	8 8	1 0 0 0 1 0 0 0	ポートイニシャライズ WRセット	MODE 0 PA出力, PC出入力 PB出力, PC凹入力
	OUT	FB	RINI	8 A	1 0 0 0 1 0 1 0	ポートイニシャライズ R Dセット	MODE 0 PA出力, PC出入力 PB入力, PC仍出力
	OUT	FA	ADRS	0 B	0 0 0 0 1 0 1 1	PSGコントロール ADRSモード	PBにレジスタ アドレス転送中
PSGの制御	OUT	FA	WDATA	0 A	0 0 0 0 1 0 1 0	PSGコントロール WRモード	PSGレジスタにPBを通して データを書き込め
	OUT	FA	RDATA	6 0	0 0 0 0 0 0 0 1	PSGコントロール READモード	PBに転送中データを読収れ
	OUT	FA	INACT	8 0	0 0 0 0 1 0 0 0	PSGコントロール バス無効モード	現在転送中のPBの内容は無効である
	OUT	FA	RESET	0 0	0 0 0 0 0 0 0 0	PSGコントロール リセットモード	PSG内全レジスタをクリヤーせよ

表5-3 メモリマップ

	アドレス	容量(バイト	) ROM or RAM	A 備 考
	FFFF			
	1	2 8 k	_	未 使 用
		20.5		3 12 711
	9000			
	8 F F F			
	1	1 k	RAM	ユーザーズエリア (オプション)
	8 C 0 0			
	8 B F F			
	1	1 k	RAM	ユーザーズエリア (オプション)
	8800			
	8 7 F F		D 4 3 4	- 11 11
	1	1 k	RAM	ユーザーズエリア
	8 4 0 0			
	8 3 F F		RAM	モニタワーキングエリア
	8 3 B 1	5 5	KAW	モニタリーインフェリア
	8 3 C 8			
	1	2 4	RAM	RSTジャンプテーブル
	8 3 B 1	2 4	1	NOTS (F. )
	8 3 B 0			
	1	3 2	RAM	モニタスタックエリア
	8 3 9 1			
	8390			
	<b>†</b>	9 1 3	RAM	ユーザーエリア
	8000			
Ì	7 F F F			
1	t	2 4 k		未使用
1	1	2 4 K		<b>不 医 用</b>
L	2 0 0 0			
Г	1 F F F			
l	Ť	2 k	PROM	ユーザーズエリア (オプション)
L	1 8 0 0			
	17FF			
	†	2 k	PROM	ユーザーズエリア (オプション)
_	1000			
	0 F F F			
	†	2 k	PROM	ユーザーズエリア (オプション)
	0800			
	0 7 F F			
	1	2 k	MASK ROM	モニタプログラム
	0000			


図5-1 RAM・I/O デコーダブロック





# TK - 85 I/O BOARD


ブリント基板番号 8 - 0 5 2 8 A に限り、図5 - 2 (P 26) 中の <u>C 0 N 2 の端子番号</u>が次の様に変更となりますので御 注意下さい。






f - ? [-)

図5-2 パラレルI/0 ブロック






5-31=1






5-4/6/

図5-4 A/D コンバータブロック





5-56





# 5.1 RAM・I/Oデコーダブロック (図5-1)

増設RAMとしては、1024×4 ビットのSTATIC・RAM、2114をペアとして3 組用い、3 Kバイトの増設を行っております。その内(表5 - 3 参照) アドレス8400H~87FFHまでをIC実装し、残り2 Kバイト分はソケットとなっております。このアドレス指定にはTK - 85 本体よりのメモリ・チップセレクト信号CS1、CS2、CS3を使用しています。又、データバス・バッファ74LS 245 く4 E / のゲーティング信号はTK - 85 よりのDBSLとのANDにより作られておりますので、この増設RAM領域は外部装置とのDMA 転送を行うことは出来ません。(TK - 85側では7 SEG・LED表示用デークラッチ8212とRAM・アドレス83F 8 H - 83FFHのセグメントデータバッファ間でCPUのM1 \* T 4 タイミングに常時DMA転送(サイクル・スチール)で表示データのやりとりをしておりますので、エッジ端子に出されているアドレスバス、データバス - 実装RAM - とも外部装置でのDMAの配慮はなされておりません)

データバス・バッファ 〈4 E、9 B〉のデータ方向は通常は"エッジ端子より I / O 内部バス"の方向になっており、RD信号アクディヴ (Low) により方向が反転します。座標 4 Eのバッファは、増設RAMがCPUよりメモリ参照された時、スは I / O アドレス 0 O P H (PDS 0  $\sim$  2) が指定された時にのみ開きます(座標  $^{\circ}$  7 C $_{\circ}$  のゲート74 LS30)、座標  $^{\circ}$  B B のバッファは I / O アドレス  $^{\circ}$  C P C  $^{\circ}$  O C H  $^{\circ}$  3 F H (PDS 3  $^{\circ}$  PDS 15) の指定に対してのみ開きます。

# 5.2 パラレル I/Oブロック (図5-2)

汎用パラレル I / Oポート8255のPBはデータの2 進表示にシステムで使っておりますが、 PA、PCの各8ビットポートは自由に使えます。

PPI8255の制御手法は各種文献に記載されており、御存知の方も多いと思いますが、ここでは その要点を述べておきます。

システムリセット(RESETキーを押すこと)の度に8255にリセットがかかり、PA、PC、PBとも入力モードになること (各ポートは高インピーダンスになり、ボシステムではこの時の入力保護の2533kΩ のブルアップ抵抗でライン・インピーダンスを下げてあります) に注意して下さい。 従って、8255を使うプログラムの先頭には必ず各ポートをどの様な機能で使うかの指定 (コントロール・ワードのセット) 命令を入れておかねばなりません——8255のイニシャライズ。

各ポートの制御方式 (機能) には大きく分けて 3 種のタイプ――モード 0, モード 1, モード 2 ―― があります。

そして、PA+PC (土位ビット) を A グループ (GA)、PB+PC (下位ビット) を B グループ (GB) と呼び、この二つのグループは夫々独立のモード設定が出来ます。例えば、GA (モード 1) +GB (モード 0) とか、GA (モード 2) +GB (モード 1) と か GA (モード 2) +GB (モード 1) と 10 と 12 これであいです。

又、夫々のモード内でPA、PC(上位)、PC(下位)、PB、の各ポートは夫々独立して入力/ 出力の指定が行えます(但し本システムでは、PBにはLED表示器が接続されていますので、PB は常に出力指定にしておく必要があります)。




図5-6 8255コントロールワード

※Mはモードを示す

モード 0: 基本入力/出力

モード1:ストロープド入力/出力 モード2:ストローブ両方向バス動作

図 $\mathbf{5} - \mathbf{6} - \mathbf{a}$ を参照して下さい。モード設定及び各ポートの入力/出力設定のコントロールワードです。 $D_2$ がGBのモード。 $D_6$ D5がGAのモード設定用ビットです(図でわかる様にGBにはモード  $\mathbf{2}$ の設定は出来ません)。 $D_4$ , $D_3$ , $D_6$ , $D_1$ は夫々 $\mathbf{PA}$ , $\mathbf{PC}$ (上位), $\mathbf{PC}$ (下位), $\mathbf{PB}$ の入力/出力設定用のビットです。

コントロールワードはもう一種類あります。通常、指定ボートへのデータの読み/書きは、IN / OUT命令を使って8ビット同時に行いますが、PCだけは1ビット毎の書き込み(データ1の書込みをセット、データ0の書き込みをリセットと言う)が出来ます。PCへのビット書込み(ビットセット/リセット)用コントロールワードがそれです。先のモード設定用コントロールワードとの区別にはワードのMSB、Drが使われております。Drが1の場合をモード設定用、0の場合をビットセット/リセットのワードと8255は判断します——図5-6-b参照。

コントロールワードレジスタのアドレスは03H(表5-2参照)ですので、コントロールワード が例えばC1Hと決定すれば、


MVI A, 0 C 1 H

OUT 3 H

と書き込めば良い訳です。それでは各モードはどう云う機能を持っているのでしょうか、

#### 5.2.1 8255-モード0の機能

GAのPA、PC(上位)もGBのPC(下位)、PBの場合も、各ポートはバッファドIN又はラッチド OUTと指定出来(モード 0に属するPCは4ビットが総て上記の単純入/出力として働きます)、 又このモードでもPCはビットセット/リセットをコントロールワードにより行えます。



- \* グループ毎に独立して、モードは設定出来る。
- \*ポート毎に独立して、入力又は出力の指定が出来る。
- \*モードのは入力はパッファされ、出力はラッチされる。

図5-7-a 8255モード 0 ポートとステータスワード

## 5.2.2 8255-モード1の機能

モード 1 に設定されたのがGAであればPAは8ビットデータポートとしてラッチド IN/OUTに 設定出来、INポートの場合はPCのPC4によりストロープされ、OUTポートの場合はPC6により ストロープされます。又その際の応答信号としてIBF (インプット・バッファ・フル) とOBF(アウトプット・バッファ・フル) があります。

PCsのINTR は割込要求線ですので、PCs TK-85のRST5.5 (カードエッジ端子B34) に接続することにより割込制御が出来ます。又このモードでは、IN命令によりPC(アドレス:02H) を読みますと、図5-7-bに示すステータスが確認出来ます。INTE (インタラプト・イネーブル) とかSTB等のハンドシェイク線は先のビットセット/リセット用コントロールワードの背込により適時セット/リセットを行います。

GBがモード1に設定された場合も同様な機能を行います。

尚, PC の内,制御やステータスに使われていない線は通常の(モード0的な)入出力線として活用出来ます。この入出力指定は,上位ビット( $PC_4 \sim PC_7$ )の場合はビットセット/リセット用コントロールワードにより,下位( $PC_0 \sim PC_3$ )の場合はビットセット/リセット,又は通常のOUT命令で行えます。




図5-7-b 8255モード1 ポートとステータスワード

# 5.2.3 8255-モード2の制御

このモードではPA8ビットは双方向性データポートとして働きます。その制御線としては、PCの内の5ライン $PC_3$ ~ $PC_3$ を傾用します。

図5-7-cを参照下さい、PC4 (STB) に I / O機器側よりLow信号を入れてやるとPAへデークを取り込みます――ラッチド-IN、

 $PC_6$  (ACK) に 1/O機器よりLow信号を入れてやると、データがPAに出力されます ラッチド-OUT STBもACKも来ていない時はPAは高インピーダンス状態に保持されています。 IBF、OBFはモード 1の場合と同様にデータの受取り、送り出しを表すステータスです。  $PC_3$ 




図5-7-c 8255モード2 ポートとステータスワード

モード 2ではPC上位 5 ラインを使いますので、例えばGA(モード 2) + GB(モード 0)の 組合せに設定した場合はGB側のPCは 3 ラインのみになります。この例のコントロールワード C 1 日を説明します。

- \*ワード・フラグD7が1ですので、このワードはモード設定用を意味します。
- \*GAのモード指定ビットD6・D5が1・0ですのでモード2の指定であることを意味します。
- \*PAは双方向ポートとなります。
- \*PC (上位4ビット) の入出力指定ビット $D_3=0$ は、モード2ではPC $_7$ ~PC $_3$ はコントロール線となっておりますので、この際無視されます。
- \*GBのモード指定ビットD2が0ですのでGBはモード0に設定されます。
- \*PBの入出指定ビット $D_1$ は 0 ですのでPBは出力ポートに設定されます。
- \*PC(下位 4 ビット)の入出力指定用ビット $D_0$ は1ですので、入力ポート指定ですが、GAが モード2の時は $PC_0$ はGAに属し割込要求線 $INTR_A$ となりますので、残り3ライン $PC_2$ 、 $PC_1$ 、 $PC_0$ のみが入力ポートに設定されます。

このコントロールワード C1H に於ける応用例を図5-8-aに示します。 フロッピーディスクとのインターフェイス例です。 この場合、PBには並列にLEDドライブ回路がついていますので、この8ビットLEDはENGAGE HEAD~BUSY間8ラインのステータス表示器として 器能します。




図5-8-a 8255によるフロッピーディスク コントローラ・インターフェイス

次に、モード 1とモード 0との組合せとして、紙テープから設定値を読込んでマシン・ツールを動かす例を図5-8-6に示します。コントロールワードはB1Hとなります。

- \*D7=1:モード指定用ワードであることを示します。
- \*D<sub>6</sub> · D<sub>5</sub> = 0 · 1 : GAがモード1に設定されます。
- \* $D_4 = 1$ : PAは入力ポートに設定されます。
- \*D<sub>3</sub>=0:PC (上位4ビット) の内, PC<sub>4</sub> (STB), PC<sub>5</sub> (ACK) はGA モード1の場合制 御線となりますので、残り2本PC<sub>6</sub>, PC<sub>7</sub>ラインが出力ポートに設定されます。
- $*D_2 = 0$ : GBがモード 0 に設定されます。
- \*D<sub>1</sub> = 0: PBが出力に設定されます。
- \*D<sub>0</sub>=1:PC(下位4ビット)の内,PC<sub>3</sub>はGB-モード1の場合,GBに属し割込要求線(INTR<sub>A</sub>) になりますので、残り3本PC<sub>2</sub>、PC<sub>1</sub>、PC<sub>0</sub>のラインが入力ポートに設定されます。




図5-8-b 8255によるマシン・ツールとのインターフェイス

尚、上述の図 5-8-aの例でも図 5-8-bの例でも:割込制御としており、PC3 (INTRA) ラインをカードエッジ端子 B34 (RST 5.5) に接続しますが、TK-85システムではユーザ開放の割込線はこの一本しかありません。それに対し、次の節 (5 章 3 節) に述べます AD変換は自走モードと割込モードの設定が出来、割込モード時の割込要求ラインはやはりこのRST 5.5を使っておりますので、上述のアプリケーションに於いて割込線を使う場合は、A/Dコンバータのモード選択 SWは 2 側 (自走モード) に固定しておき、信号が決して競合しない様注意して下さい。

上述の制御に於いて、割込マスク (INTE) の設定とか、ハンドシェイク線のソフトによる変更等には、ビットセット/リセット制御が有効です。

コントロールワード "ビットセット/リセット" について解説しておきます。 図5-6-bを 参照して下さい。

- \* $D_7$ =0:はこのコントロールワードが "ビットセット/リセット" 語であることを示す判定 用フラグ・ビットです。
- \* $D_6 \cdot D_5 \cdot D_4$ はこのワードでは使用いたしません。
- \* $D_3 \cdot D_2 \cdot D_1 \circ 3$ ビットでPCの書き込みビットを協定します。例えばPC4を操作したい場合は  $D_3 \cdot D_2 \cdot D_1 \wr 1 \cdot 0 \cdot 0$ となります。
- \*Doは、指定ビットに1を書く(セット)か、0を書く(リセット)か、の設定用です。 上述のことより、PC4をセットする(1を書く)コントロールワードは2進数で00001001となります。従って実際の書き込み命令は例えば。

MVI A. 9H

OUT 3H

とすれば良い訳です。

# 5.3 D/Aコンバータ・ブロック (図5-3)

D/AコンパータもμPパスコンパチブル型 (データ入力ラッチ内蔵) を採用してありますので、データパスと直結制御出来ます、出力にはOPアンプ741C(絶対最大電力310mW) にて保護回路を兼ねてパッファリングしてあります。

# 5.3.1 オフセット調整とスケール

JPC-2を1側に差替えますとバイポーラ出力となりますが、2側に差してユニポーラ出力で使用する場合にゼロ点位置をずらして使いたい場合があります(オフセット調整)。R17-150k $\Omega$  とPOT 3-20k $\Omega$  (10T~20T) を購入し、I V Oボード上の指定位置にハング付けして下さい。

同様にスケール調整を必要とする場合は、R16-82k $\Omega$ とPOT 4-10k $\Omega$  (10T~20T) を購入 L指定位置にハンダ付けして下さい。

 $CON30A_1B_1$  端子にDC電圧レンジに設定したテスターを接続して下さい (同時にオッシロスコープで波形をモニターすればより好ましいでしょう). JPC-2 のピンが 2 側に 挿入 されていることを確認後、データ00Hを D/Aコンバータに書込んで下さい。



このキー操作にてデジタル値00Hがアナログ値0Vに変換されCON3に出力されました。このアナログ値0VをGNDレベルに対して何ポルト位置に設定するかが、オフセット調整(ゼロ点調整)です。POT3を回すことによりこの設定を行います。

スケール調整 (スパン調整) はデジタル値 FFH に対して変換アナログ値を何ポルトに設定する かの調整です (R16,POT 4 のスケール調整用部品を実装しない時はデジタル値 FFH に対して、 変換アナログ値DC10Vになります)。

書込デジタル値の各ビットの値(2進0か1)をd7、ds、ds………doとし、出力アナログ値を Eo、レファレンス入力電圧をVREFとしますと次の関係があります。

$$E_0 = \frac{V_{\rm REF}}{k \cdot 2^8} \left( 2^7 b_7 + 2^6 b_6 + 2^5 b_5 + \cdots \cdot \cdot \cdot \cdot \cdot 2^0 b_0 \right) \qquad ( \mbox{ if } 5 \cdot 1 )$$

つまり、或るデジタル値に対してVREFの値を変えることにより出力アナログ値を可変出来ます。

このキー操作によりデジタル・フルビット値が上式によるアナログ値として出力されます。これ をDC電圧何ボルトに設定するかがスケール調整です。POT4を回すことにより可変出来ます。

尚、可変範囲を拡げたい場合はR16、R17をより低い抵抗値に差替えて下さい。

### 5.3.2 D/Aコンバータの活用

もう一度式5.1を参照して下さい、 $V_{REF}$ として可変信号を入力すると出力はどの様になるでしょう。アナログ信号 $V_{REF}$ がデジタル設定値  $d_7$ 、 $d_6$ 、 $d_5$ ……… $d_0$ 

によりGAINコントロールされてアナログ信号値 $E_0$ として出力されることに気付かれるでしょう。 これが D/AコンパータをPGA(プログラマブルゲイン・アンプ)とか $P\cdot ATT$ (プログラマブル・アッテネータ)として活用する一方法です。

D/Aコンパータの出力(CON3:A1,B1)をA/Dコンパータの入力(CON3:A5,B5) に接続するとどの様になるでしょう。双方のスケール、オフセットのマッチングをとりますと、或るデジタル データを一旦アナログ値に変換し、再びデジタルデータに復元させそれを比較することにより、D/Aコンパータ $\longrightarrow$  A/Dコンパータのリニアリィティとか誤差のTESTが行えます。

\*\*\*D/Aコンバータの変換例として三角波発生のプログラムをLIST5-1に、フローチャートを図5-9に示します。写真5-1の波形を宝印してみて下さい。

又、このプログラム中の命令 INR Aと DCR A を、夫々 ADI B<sub>2</sub> と SUI B<sub>2</sub> (但し B<sub>2</sub>=8、6、4等)と変えることにより降段波の発生になります\*\*\*

LIST5-1 三角波発生プログラム

LOC	OBJ	LINE		SOURCE	STATEMENT			
		1 2	1 : ***** TK95 I/O BOAD ***** 2 :					
		3	1 ******	D/A C.	TRIANGLE	*	***	
0008		5	DAOUT	EQU	OSH	;	D/A CONVERTER PORT ADDRESS	
8010		7 8		ORG	8010H			
8010	3E00		START:	MVI	A, 00H	-	INITIAL VALUE	
8012	D308		LOOPP:	OUT	DAOUT	•		
8014	3C	11		INR	A			
8015	00	12		NOP				
8016	C21280	13 14		JNZ	LOOPP			
8019	3D		LOOPN:	DCR	Α	-		
801A		16		NOP	.,			
801B		17		OUT	DAOUT			
	C21980	18		JNZ	LOUPN			
		19		1	200114			
8020	C31280	20		JMP	LOOPP	;	AGAIN	
		21	;					
		22		END				




写真 5-1 三角波 2 V DIV 0.5ms DIV




図5-9 三角波発生フローチャート

# 5. 4 A/Dコンバータ. ブロック (図5-4)

A/Dコンバータには逐次電圧比較型 (帰還比較型) のCMOS・LSIを採用してあります (付録を参照下さい).このデジタル出力はトライステート・バッファ付きのμP (マイクロプロセッサ) バス・コンパチブル型となっており、ドライブ (シンク) 電流が25℃で3.35mA 50℃で 2.9mAありますので I / Oボード内既成回路部でデータバスに直結することが可能な訳です。クロック (CLK) はCR外付けによる内蔵発展器を使用しております。

CLK範囲が100k~800kHzですので、TK - 85側よりのCLK (カードエッジ端子A48) を 4 分周して入力することにより、システムクロックと同期をとることも出来ます (この場合は外付けのCRをとり除いて入力します。但し、それは変換スタートの同期がとれて、オッシロスコープで観察する際、見易いと云う位の効果です)。

## 5. 4. 1 アナログ・マルチプレクサ

入力チャンネル増設の為、4 チャンネルのアナログ・マルチプレクサ (A-MPX) が付設されています。アナログ入力ラインは総て差動型 (平衡型) にしてありますので、電磁誘導とが電源リップル等の同相ノイズに対して、抜群の安定性を持っております。この性能を維持する為に、CON 3 への入力部も、差動型プリアンプ、ツイストペアケーブル等を使用して下さい。

センサーの出力レベルは(アンプ内蔵のものを除いて) 5 V以下のものが大半です。 従って、それ等の信号レベルを変化量 0 V  $\sim$  + 5 V になる様プリアンプにて増幅して各チャンネルへ入力して下さい(差動入力ー差動出力のプリアンプ例を図 5 - 10 に示します)。

AMP付センサーとか、他の装置、例えばSG (シグナルジェネレータ)、D/Aコンパータ等よりのアナログ出力を接続する場合は、逆にATT (アッテネータ)、レベル変換回路で減衰させてCON3へ入力する必要があります。

#### 5.4.2 チャンネル・セレクター

A-MPXのチャンネル指定には、割付け方式でなく、 データ による指定の方式をとっております。CH 0 へのハードによる固定をしているJPC-1 〈4 C〉のピンを抜き取って、1 個へ差し換えますとソフト(プログラム)によるチャンネル指定が出来ます。

表5-2に示しましたCHS (ラベル名)の操作を行えば良い訳です。この場合、システムリセットを行いますと、自動的に CH0を設定します。

# 5.4.3 ゼロ点調整とスケール調整

ゼロ点調整(キフセット調整)とは、入力アナログ信号の或るレベル(任意)を変換後のデジ タル値で 0 と読取る為の調整です。

スケール調整(スパン調整)とは入力アナログ信号の或るレベル(任意)を FFH と読取る調整です。

一般には、入力信号変化量の最小値を 0に、最大値を FFH に調整致しますが、目的により、 例えば変化量 0 V  $\sim 5$  V の信号に対し、 3 V  $\sim 4$  V の変化のみが重要な場合、デナログ値 3 V を デジタル値 0、アナログ値 4 V  $\varepsilon$  FFH と読取れる様調整する訳です。この処理により、前者に 比し 4 A 0 D 1 ンパータの分解能を実質的にあげたと同様の効果が期待出来ます。

実際の適用に於ては、 $3V \ge 3V$ 以下(アンダーレンジ)の判別及び $4V \ge 4V$ 以上(ナーバーレンジ)の判別の為、アナログ3Vをデジタル1Hに、アナログ4Vをデジタル FEH となる 様調整し、デジタル0Hはアナログ3V未満の値、デジタル FFH はアナログ4Vを越えた値と CPU側で認識出来る様にし、ソフトにて実際のアナログ入力信号値を第出します。

それでは実際に調整してみましょう。但しこれ等調整回路は未実装となっておりますので、部 品を購入し、次の処置をして下さい。

\*スケール調整回路 金属被膜 1/4 W型抵抗  $1 \log 210 - 20$ 回転型ポテンショメータ  $5 \log 2$  を購入し、1/0 ポードト印刷の $R_{18}$  2 POT 1 の位置に挿入、ハンダ付けして下さい。

\*ゼロ点調整回路 CH0に設置してみます。 図5-10に示す部品を購入し I / Oボードのフリーエリアに組んで下さい。ゼロ点調整とは、信号に或直流バイアスをかける (ゲタをはかせる) ことを意味します。ここでは差動入力ラインの片側 (0 Y側) にある電流を流し込むことにより実現しています。プリアンプの入力ラインに直流電流を重畳して行っています。

今、変換後の各ビットの値(2進0か1)を $d_{7}$ 、 $d_{6}$ 、 $d_{5}$ ,……… $d_{6}$ としますと、アナログ入力値 $E_{1}$ レファレンス電圧 $V_{REF}$ に関して、次の関係があります。

$$\frac{R \cdot E_i}{V_{REF}} = \frac{d_7}{2^1} + \frac{d_6}{2^2} + \frac{d_5}{2^3} + \dots \frac{d_0}{2^8} \equiv D \qquad (\not \stackrel{\sim}{\to} 5 \cdot 2)$$

つまり、変換されたデジタル値は入力アナログ値をレファレンス電圧で割った値に相当します。 スケール調整とは A/Dコンパータへ供給する $V_{REF}$ のレベルを適当な値に設定 (調整)することにより実現出来る訳です(図5-4座標9E)。

$$LSB = \frac{4V}{255} = 15.686 \text{mV} \quad \therefore \frac{1}{2} LSB = 7.843 \text{mV}$$

となります. 4章の4.5で試みました様にPPIの8ビットLEDを使って調整してみましょう。

LIST4-2のプログラムを走らせて下さい。

POT -2を一旦左一杯に回して下さい、この時かアナログ値 0.0m V の位置です。 次に少しづつ右方向へ回して最下位のLEDが点滅する位置で止めて下さい。これが、1/2 LSBの位置であり、本来なら約 7.8m V でなければなりません。接続のクリップコードを一旦はずして、POT -2 のTP 1 - TP 2 間の電圧を測って下さい。 約 7.8m V になっていればゼロ点が合っていることになります。合っていない場合、POT 2 を 7.8m V になる様回して、先のクリップコードにて元の様に接続して下さい。そして、ゼロ点調整用のPOT(図 5 - 10 のPOT)を回して最下位LEDが重要する様理整し直して下さい。

次に、スケール調整とは、放上位LEDが意識している時アナログ値が4 V - 7.8m V = 3.9922 V であれば良い訳ですから、再びクリップコードをはずして、POT 2が3.9922 V となる様調整し、クリップコードを元にもどして、放上位LEDの意識を確認しながらスケール調整用 POT 1 を回して下さい(高、校正用ボテンショノータ POT 2 に校正電圧を設定する時は必ず、CH0の人力先端部から接続をはずして行って下さい。入力インビーダンスが高い為、ノイズが混入し、デタラノなデータ値となります」。

\*\*\*\*スケール調整、ゼロ調整の回路を付設しない場合でも、入力プリアンプのGAIN調整回路、アンプ自身のオフセット調整回路部にて、これを代用させることが出来ます。

#### 5.4.4 自走制御と割込制御

表5-2のA/D変換部を参照して下さい。

A/D 変換の手順は、

- ①使用チャンネルを設定し---MVI A, B<sub>2</sub> OUT 4 H
- ②WR信号にて変換スタートをかけ--OUT 6H
- ③その結果、変換時間後、変換終了のINTRが出力され
- ●RD信号にて出力のトライステート・バッファより変換データが出力され、それを読取る── IN 6H

これが、ADC0804自体の変換シーケンスです。ところで、モード選択 SW(6B)を2側の自走モードにして下さい。 CSはこの場合GND(Lowレベル)に落ちてますので、常時このデバイスは選択された状態にあります。一度WRにて変換スタートをかけますと(OUT 6H)、変換終了後  $\overline{\text{INTR}}$  が出力され、それがWR端子に返され再び変換スタートをトリガーします。かくしてリサイクル・フリーランニング(自走)を引き起す訳です。このデバイスは内部に出力用の専用レジスタを持っており、その内容は変換終了毎に書き換えられておりますので、任意の時間にRD 信号により添出すことが出来ます(IN 6H)。

それでは割込制御はどの様な場合に必要でしょうか。その相違は変検終了が削込により知らせる為、変換とサンプリングの同期がとれ変換毎にチャンネルを切換えて何種類かのアナログ量を 時分割にて測定する場合等に於いて意味合いを持って来ます。

### 5.4.5 入力回路について

A/D変換の対象となる物理量は、自然界に於いて様々な形態をとっており、従ってそれ等を電気信号に変換するセンサートランスジューサ類も様々な種類があります。

これ等により変換された電気信号を安定して忠実に、或る入力条件を持っているA/D コンバーク に入力する為には、その間に何等かの信号処理回路を介在さす必要があります。

\*プリアンプとインビーダンス変換──センサー・トランスジューサにて検出変換された電圧/電流レベルは一般に数mV/数μAのものが少くありませんし、微少電流──電圧変換等により高出力インビーダンスになりノイズに弱くなっているものもあります。しかも検出部からA/D変換を含んだ処理部までの距離が長いケーブルで引き回される場合も多々あります。この様な場合、センサーの直後にプリアンプを設け信号レベルを上げ、低インビーダンスの差動出力として高レベルで平衡ケーブルにて送り、適正レベルに変換しA/Dコンバータに入力する。と云う方式がとられます。




図5-10 差動入力差動出力アンプ

図 5-10 に差動入力・差動出力型のプリアンプを示します(点線部はA/Dコンバータを含めたゼロ調整用です。 ス.インピーダンス変換には出力側、入力側ともポルテージフォロワを付加することが有効ですが、 都品、デバイスを付加すると云うことは、それだけ不安定要素が増加する可能性があると云うことにも積重下さい(都品の厳選、温度特性等の均、化、回路の簡素化).

\*フィルター回路――センサーよりの検出信号に阻止することの出来ない一定ノイズが混入する場合とか、逆に検出信号が特性周波数に片寄っている場合、フィルターを挿入して除去あるいは選別することが有効です。既成フィルター素子、専用ICによるアクティブ・フィルター等が出回っております(NS社AF100, 150等)。

\*サンブル・ホールド回路 —— A/D変換時間内に大きな入力変化のある場合には、サンブリング瞬時値を 時的に記憶しておく為のサンブル・ホールド回路を使います。この回路はOPアンプとアナログSWとCで組むことも出来ますが、特性と価格を考慮した場合専用ICを使う方が行利でしょう(Burr-Brown社SHC298AM、NS社LF398H等があります)。

#### \*OPアンプ回路用周辺部品

OPアンプにて周辺回路を組む場合、高性能のOPアンプを採用しても、それに付加するC、R、D等に注意を払っておかないと無意味なものになります。増幅器のGAINを決定する部分、入力比較値を決定する部分、電流の方向性を規制する場合等、温度特性、漏洩電流、雑音特性、浮遊容量と浮遊イングククンスを確認して、目標とするSPECに納まるものを選択しなければなりません。例えば差動アンプの入力抵抗とフィードバック抵抗として使用する抵抗は、一般に金属被製抵抗が好ましいでしょう。

電源用パスコンには温度特性はさほど影響ありませんので、インダクタンス成分の大きいフィノム・コンデンサーよりも、また。 みゅうミックコンデンサを使用して下さい。

電流に方向性を持たせる為にダイオードが使われますが漏洩電流、浮遊容量、温度特性に留意 して選定する必要があります。

ソケットとかパターンの引き回し等の実装技術上の問題が回路の性能に大きく影響しますので、 高速部の浮遊容量、高インピーダンス入力部のガード電板、アナログGNDとデジタルGNDの分離、 アナログ信号線とデジタル信号線の分離、大電流(高電圧)線と微小電流(低電圧)線の分離、 等々配慮して行って下さい。





# 5-5 PSG ブロック (図5-5)

# 5.5.1 PSG 内部構造と働き

図 5-11を参照して下さい。内部には16個のレジスター( $R_0 \sim R_F$ )があり、ここにデジタルデータを書込むことにより、それがアナログ値としての音に変換され出力されます。 3種類の音を作成し(3 チャンネル出力)外部にて混合して変化に富んだ音を発生させます。




図5-11 PSG内部ブロック図



各レジスタへのデータの設定には、8ビットのデータ/アドレス・バス (DA0~DA7) と、データ/アドレスの判別用制御線BC1、BC2、BDIRがあります。つまり、DAバス上のデータはバス制御デコーダにより判別され、レジスタアドレスの場合はレジスタアドレス・ラッチ/デコーダに、レジスタデータの場合は指定レジスタの各ビットに書込まれます。

#1---R<sub>0</sub>~R<sub>6</sub>内のデータは夫々の周波数発生器にて音に変換されます。

有声音(トーン)の場合

$$f_{T} = \frac{f_{CLOCK}}{16TP_{10}} \quad \text{II} \quad TP_{10} = 256\,CT_{10} + FT_{10}$$

fr:目標トーン周波数 (kHz)

CT<sub>10</sub>: R<sub>1</sub> (又はR<sub>3</sub>, R<sub>5</sub>) 内データ4ビット2進数の10進数表示値。

FT10: R0 (又はR2, R4) 内データ8ビット2進数の10進数表示値。

f CLOCK:入力クロック周波数3,579545MHz÷2=1,789773MHz

無声音 (ノイズ) の場合

$$f_N = \frac{f_{CLOCK}}{16NP_{10}}$$

f N:目標ノイズ周波数 [kHz]

fcLock: 入力クロック周波数 1,789773MHz

NP10: R6内データ5ビット2進数の10進数表示値。

周波数発生器で作成された3種の有声音(トーン)には夫々無声音(ノイズ)がアナログ・ミキサーに於いて混合されます。その指定はR<sub>7</sub>内のワードにより行われます。

#2----R7のワードが例えば下記の様な2進数の場合(表4-1参照)。

<b>B</b> <sub>7</sub>	B <sub>6</sub>	B <sub>5</sub>	B <sub>4</sub>	B <sub>3</sub>	B <sub>2</sub>	$B_1$	B <sub>0</sub>	(0.555 -
0	0	1	0	0	1	1	0	(0:アクティブ)

各ミキサーの出力は、MIX-AはトーンAとノイズの合成信号が、ZMIX-Bにはノイズだけが出力され、MIX-Cには何も出力されません。

# 3 — R<sub>8</sub>、R<sub>9</sub>、R<sub>A</sub>には各チャンネル信号の振幅を設定するワードが再込まれます。 $B_0 - B_3$ の  $4 ビット・デジタル値は振幅指定のワードです。<math>B_4$ の値は 4 ビット・マルチプレクサー (MPX - A, -B, -C) に於ける信号の選択用です。例えばMPX - Aに於いて、 $R_8 の B_4$ が 1 の場合は  $R_8$ よりの $B_0 - B_3 - 4 ビットワードの代りにエンベローブ発生器よりの <math>4 ビットワードが選択され出力されます。$ 

エンベローブとは音声信号振幅を或る波形パターンにて変化させる目的のものです。その波形の周波数を設定するのがR<sub>B</sub>、R<sub>C</sub>、パターンを設定するのがR<sub>B</sub>です。

#4---RBはエンベロープ周波数の微調整、Rcは粗調整に相当します。

$$f_{\stackrel{\leftarrow}{E}} = \frac{f_{\stackrel{\leftarrow}{CLOCK}}}{256EP_{10}} \qquad \text{(4L)} \quad EP_{10} = 256CT_{10} + FT_{10}$$

fE:目標とするエンベロープ周波数

fcLock: 入力クロック周波数 1.789773MHz

CT<sub>10</sub>: R<sub>C</sub>内データ8ビット2進数の10進数表示値.

FT10: RB内データ8ビット2進数の10進数表示値。 (Tio で ちょこおど の おきりくぎ

#5――R<sub>D</sub>内4ビット・ワードは、エンベロープ発生器の(R<sub>C</sub>ーR<sub>B</sub>で設定された周波数をカウントする)アップダウンカウンターを制御し、図5-12のエンベローブ・パターンを発生します。アップダウンカウンターのパラレル出力4ビットは音声信号の振幅制御信号としてマルチプレクサーへ送られます。




図5-12 PSGエンベロープ・パターン

D/Aコンバータのデジタル入力、レファレンス電圧 (VREF)、アナログ出力には、5章5-3-1 の武5-1の関係があり、デジタル入力値とレファレンス入力電圧との積がアナログ出力値となる訳ですから、レファレンス入力電圧として可変するアナログ信号を考え、デジタル入力を増幅率設定の制御信号と考えることも出来ます。これが5-3-2で述べました PGA (プログラマブル・ゲイン・アンブ)の考え方です。

このLSI内の3個のD/Aコンバータはその様な使われ方をしています。つまり、アナログ・ミ

キサーで合成された音声信号がD/Aコンバータ (DAC) のREF (レファレンス電圧端子)へ入力され、その振幅をMPXよりの4ビット・デジタル信号が制御しています。

# 6 ——RE, RFは内蔵 I  $\sqrt{O}$ ポートとデータ/アドレス・バス (DA 0  $\sim$  DA 7) のデータ 転送用パッファレジスタです。I  $\sqrt{O}$ ポートの入出力指定はR $_{\rm F}$ のB $_{\rm F}$ 。 B $_{\rm F}$ にで行います。例えばB $_{\rm F}$ に 1 (出力指定) をB $_{\rm F}$ に 0 を書きますと、RE内容がポート A より出力され、逆にポート B からはデータが取込まれRFに格納されます。この2 側の I  $\sqrt{O}$ ポートは専用ROMを外部に付設する時(例えばポート A を ROMのアドレスパスにポート B をデータバスに使用)とか、PSGにからんだ制御線として使用することが出来ます。つまり、CPU側から見ればRE、RFとの転送処理が加わりますのでや、複雑な操作になりますが、システムとしては8 ビット I  $\sqrt{O}$ ポート(ラッチド出力、バッファドス力)が 2 個牌設された機能と見ることも出来ます。

#### 5. 5. 2 PSG データ・セットの手法

各レジスターに順次データを設定することにより音の作成が行われるしくみが理解いただけた と思いますが、それではレジスクへのデータの読み書きはどの様な手順になるでしょう。

P	P I #- ⊦ C	PC3	1	PC1	PC0	
PSG コントロールワード	人力端子	RESET	(BC2)	BDIR	BC1	16 進 数 表 示 值
PSG全レンスタをクリヤー	RESET	0	0	0	0	0 H
DAバス無効	INACT	1	0	0	0	8 H
PSGよりデータを読取る	RDATA	I	0	0	1	9 H
PSGヘデータを書込み	WDATA	1	0	1	0	АН
レンスタアドレスを送出	ADRS	1	0	1	1	ВН


表5-5 PSGコントロールワード

T. a . . . . . .

4ビット・コントロールワードの組合せは表5-5の様になります。データ/アドレス・バスをアクティブとする時の状態は3つあります( $\boxed{2}5-13$ タイミングチャート参照)。これにリセット状態を加えた4モードでPSGの制御は行われます。

LIST 4-3 と先のタイミングチャートを比較参照して下さい。

\*アドレスモードでは、TK-85本体のPPI-8255のポートCに、先にコントロールワード "ADRS" を出力し、ポートBにレジスタアドレスを出力します。 その後コントロールワード "INACT"をボートCに出力します。



- \*ライトデータモードでは先にレジスタ内への書込データをボートBに出力し、その後コントロールワード "WDATA" をボート Cへ出力します。これはタイミングチャートに見られる様に、データバス信号の安定したタイミングでデータをサンプリングする必要からです。その後コントロールワード "INACT" をボート Cに出力します。
- \*リードデータモードでは、先にコントロールワード "RDATA" をポート Cに出力し、その後ポート Bへ指定のレジスタ内データを読込みその後コントロールワード "INACT" をPCより出力します。このリードデータモードはCPUがレジスタ内容をチェックする場合とか、PSG内蔵 I / Oポートを入力ポートとして使う場合に用いられます。
- \*リセットモードは、全レジスタ内容を一旦ゼロ・クリヤーする目的で用いられます。これはコントロールワード00をボート Cへ出力することにより行われます。

RDATAモードスはWDATAモードにはADRSモードを先行させて用いなければなりません。

# 6章 応用と展開の為に

機械が人間の代行をすると云うことに制御の根本思想がありました。そして今やマイクロコンピュータの導入により、人間では直接管理出来ない分野への機械による直接制御が広く行われつつあります。これ等は前章までに述べて来ました本システムの構成を理解され、応用され接張されることにより実現出来る訳ですが、実際の設計にあたっては経験的技巧が性能の真し悪しを決定する大きた要素となります。



I/Oボード上の各デバイスを活用して、上述の様な制御を行うには、一般に上図に示す構成がとられます。 ブロックX、Yが目的とする制御の対象です。 入力変換、出力変換プロックには I/Oボードの各デバイスが含まれます。 又、ここで変換する要素の幾つかはソフト(ブログラムにて代行させる場合ももります。

具体的な応用の幾つかを以下に招介致します。プロック図に示す様な機能部を付設し、ハードウェア、ソフトウェアの有機的な実験を試みて下さい。プロック図中、枠外の部分は I / Oボートカフリーエリア (ユニバーサル・パターン部) に形成することも出来るでしょう。

# 6.1 プログラマブル・アッテネータへの応用

基準電圧(VREF) 入力端子をアナログ信号入力端子として用いることにより5章の5.3.2で ふれましたプログラマブル・アッテネータが実現出来ます。アッテネートする前に適正レベルまで 調整用アンプにて信号レベルをあげておき、行います。




図6-1 プログラマブル・アッテネータ

#### 6.2 デジタル・テスターへの応用

電圧の測定は、5章の4節で行いました様に直接行うことが出来ます。電流の測定は、直列抵抗 を輸由さすことにより電圧に変換出来ます。抵抗の測定は試料に試験電流を流すことにより検出で きます。これ等を適正レベルの電圧に変換してアナログマルチブレクサを経由させてA/Dコンバー タへ入力して下さい(高、X-Y点にD/Aコンバークを挿入することにより、自動レンジ切替えの 機能を付加することも可能です)




図6-2 デジタル・テスター

#### 6.3 小型モータの制御への応用

D/Aコンパータ出力をアンプしてDCモータへ、クコジェネレータ出力をA/Dコンパータの入力 へ結合することにより、関ループによる速度制御を行うことが出来ます、PPI(8255)のポート C のピットセット/リセット制御によりパルスモータの駆動が行えます。




図6-3 小型モータの制御

#### 6.4 ウェーブ・メモリへの応用

電源の立上り波形の記憶等に活用して下さい。高速の波形に対してはプリアンプ部にサンブル・ホールド回路を設ける必要も生じます。記憶スタート(A/D変換スタート)のタイミングを設定する為のトリガー信号をPPIのポートCを用いてCPUへ知らせ試験波形を取り込みます。




図6-4 ウェーブ・メモリ

## 6.5 ノイズシュミレータへの応用

D/Aコンパータより任意の波形を発生さすことが出来ます。ドライパーにて目標のノイズ電力まで増幅して用います。




図6-5 ノイズシュミレータ

#### 6.6 リモコン玩具のプログラム制御への応用

プログラムされている制御データをD/Aコンパータを経てアナログ量に変換し、それを制御用場 波数にV/Fコンパータを用いて変換します。FM電波としてとばせる為に、<math>RFモジュレータにて 搬送波に乗せ、電力増幅し、アンテナより送信します。




図6-6 リモコン玩具のプログラム制御

#### 6.7 付加回路を必要としない応用例

#### ★ファンクションジェネレータ

プログラムのウデ次第でD/Aコンバータより複雑な波形をも発生させることが出来ます。

#### ★電子オルゴールへの応用

ナプションのPSGを用いて、メモリ容量の許す限りの作曲と自動演奏を行うことが出来ます。

#### ★ゲーム機の疑似音発生への応用

自作のTVゲーム等に、本ボードのPSGを用いてドラマチックな音を同期発生させることが出来 ます。

#### ★楽器の調律への応用

本PSGは周波数計算による正確な音階の電子音を発生させることが出来ますので、外部環境に左右されない調律基準音として活用することが出来ます。

# 付録 塔載デバイス・データシート

## 汎用I/Oポート8255A

#### 絶対最大定格(Ta=25℃)

Ŋ	Ą	1	1	阳各	湿	格	41	怺
電	源	軍	JE	Vcc	-0.5~-	-7.0		
入	カ	걘	圧	VI	-0.5~+	- 7.0	\	I
出	力」	電	庄	Vo	-0.5~+	-7.0	1	I
動	作	깶	度	Topt	0~+	70	°(	2
保	存	in.	度	Tstg	-65~+	125	°(	2

# DC特性 (Ta=0℃~+70℃, Vcc=+5V±5%)

- L1	略号	条 件	规	格	値	卯. 依
項目	略号	来 11	MIN.	TYP.	MAX.	11. 17.
高レベル入力電圧	Vih		+2.0		Vcc	V
低レベル入力電圧	Vil		-0.5		+0.8	V
高レベル出力電圧	Voн	I OH= -50 \( A \) (DB (t I OH = -100 \( A \))	+2.4			V
低レベル出力電圧	Vol	IoL=1.7mA			+0.4	V
高レベル入力リーク電流	Іцін	$V_I = V_{CC}$			+10	$\mu$ A
低レベル入力リーク電流	ILIL	$V_I = +0.4V$			-10	$\mu$ A
高レベル出力リーク電流	Ісон	$V_0 = +4.5 \text{ V}, \overline{CS} = +2.0 \text{ V}$			+10	μA
低レベル出力リーク電流	ILOL	$V_0 = +0.4 \text{ V}, \overline{CS} = +2.0 \text{ V}$			-10	μA
出力ドライブ電流	Іон	$V_{OH} = +1.5 V$	1.0	2.0	4.0	m A
電源 電流	Icc	出力端子オープン Vcc=+5.0V		+40	+120	m A

# 容量 (Ta=25°C, Vcc=0V)

vet.	1.1	- 日名	0.	24	D).	规	格	伽	道 6次
놰	1.1	wit	')	*	11	MIN.	TYP.	MAX.	47 17
入力容	湿	Cin		fc =	1MHz			10	pF
入出力4	等 量	C1/0		測定ピン	以外は0V			20	pF

# AC特性 (Ta=0℃~+70℃, Vcc=+5V±5%)

#### リードサイクル

 $\overline{WR} = 0 \rightarrow INTR = 0$ 


	mits 172	74 JA	規	格	値	単位
項目	略号	条件	MIN.	TYP.	MAX.	单 12
アドレス (CS, A <sub>0,1</sub> ) 安定時間(対 RD)	tar		50			ns
アドレス(CS, A <sub>0,1</sub> ) 保持時間(対 RD)	tra		0			ns
RDバルス幅	trr		405			ns
RD→データ遅延時間	tro	C <sub>L</sub> =100pF			295	ns
		$C_L = 100 pF$			150	ns
RD→データフロート遅延時間	tor	$C_L = 15 pF$	10			ns
読出, 書込回復時間 °	tRV		850			ns
ライトサイクル						
アドレス (CS, A <sub>0.1</sub> ) 安定時間 (対WR)	taw		20			ns
アドレス (CS, A <sub>0,1</sub> ) 保持時間 (対 WR)	twa		20			ns
WR バルス幅	tww		400			ns
データ設定時間(対 WR)	tow		10			ns
データ保持時間(対 WR)	two		35			ns
その他						
WR = 0→ 出力遅延時間	twB	$C_L = 50 pF$			500	ns
周辺データ設定時間(対 RD)	tir		0			ns
周辺データ保持時間(対 RD)	thr		50			ns
ACK パルス幅	tak		500			ns
STB パルス幅	tst		350			ns
周辺データ設定時間(対 STB)	tPS		60			ns
周辺データ保持時間 (対 STB)	tpH		150			ns
ACK → 出力遅延時間	tab	$C_L = 50 pF$			400	ns
TOTAL ALLE STATE OF THE STATE O		$C_L = 50 pF$			300	ns
ACK → 出力フロート遅延時間	tkD	$C_L = 15 pF$	20			ns
$\overline{WR} = 1 \rightarrow \overline{OBF} = 0$	twos				300	ns
$\overline{ACK} = 0 \rightarrow \overline{OBF} = 1$	taob				450	ns
$\overline{STB} = 0 \rightarrow IBF = 1$	tsiB				450	ns
$\overline{RD} = 1 \rightarrow IBF = 0$	triB	$C_L = 50 \mathrm{pF}$			360	ns
$\overline{RD} = 0 \rightarrow INTR = 0$	trit	CL-30pr			450	ns
$\overline{STB} = 1 \rightarrow INTR = 1$	tsiT				400	ns
$\overline{ACK} = 1 \rightarrow INTR = 1$	tair				400	ns

twir


850 ns


## AC特性 タイミングチャート


#### モード0 入 カ




#### モード0 出 カ








#### モード2 (双方向)



#### \* 読出、書込回復時間の定義



#### ABSOLUTE MAXIMUM RATINGS

	PARAMETER	RATING	UNIT
Vcc+	Positive supply voltage	18	V
	Negative supply voltage	-18	V
Vcc-	Logic input voltage	0 to 18	V
VIN	Voltage at VREF input	12	V
VREFIN	Voltage at VREF adjust	0 to VREE	V
VREFADJ VSUM	Voltage at sum node Short-circuit current	12	٧
REFSC	to ground at VREF OUT Short-circuit current to ground	Continuous	
OUTSC	or either supply at VOUT	Continuous	
REF	Reference input current	5	mA
PD	Power dissipation* -N package -F package	800 1000	mW mW
TA	Operating temperature range SE5018	-55 to +125	°C
	NE5018	0 to +70	°C
TSTG	Storage temperature range Lead soldering temperature	-65 to +150	°C
TSOLD	(10 seconds)	300	°C

· NOTES

For N package, derate at 120°C/W above 35°C For F package, derate at 75°C/W above 75°C

DC ELECTRICAL CHARACTERISTICS  $V_{CC}+=+15V, V_{CC}=-15V, \text{ SE5018.}-55^{\circ}\text{C} \leq T_{A} \leq 125^{\circ}\text{C}, \text{ NE5018.} 0^{\circ}\text{C} \leq T_{A} \leq 70^{\circ}\text{C} \text{ unless otherwise specified.}^{\circ}$  Typical values are specified at 25° C

				SE5018			NE5018		UNIT
P	ARAMETER	TEST CONDITIONS	Min	Тур	Max	Min	Тур	Max	UNII
	Resolution Monotonicity Relative accuracy		8	8	8 8 ±0.1	8	8	8 8 ±0.1	Bits Bits %FS
	Positive supply voltage Negative supply voltage		11.4 -11.4	15 -15		11.4 -11.4	15 -15		V
VIN(1)	Logic "1" input voltage Logic "0" input voltage	Pin 1 = 0V Pin 1 = 0V	2.0		0.8	2.0		0.8	V V
.114(1)	Logic "1" input current Logic "0" input current	Pin 1 = 0V, $2V < V_{IN} < 18V$ Pin 1 = 0V, $-5V < V_{IN} < 0.8V$		0.1 -2.0	10 -10		0.1 -2.0	10 -10	μA μA
.13	Full scale output voltage Full scale output voltage Zero scale voltage	Unipolar operation  VREF IN = 5.000V, TA = 25°C  Bipolar operation  VREF IN = 5.000V, TA = 25°C	9.50	9.961 +4.961 -5.000 5	10.50	9.50	9 961 +4.961 -5 000 5	10.50	V v
los	Output short circuit current	TA = 25°C VOUT = 0V		15	40		15	40	mA
	Output power supply rejection (+)	V- = -15V, 13.5V≤V+≤16.5V, external VREF IN = 5.000V		.001	.01		.001	.01	%FS/ %VS
PSR-(out)	Output power supply rejection (-)	V+ = 15V, -13.5V≤V-≤-16.5V, external VREF IN = 5.000V		.001	.01		.001	.01	%FS/ %VS
TCFS	Full scale temperature coefficient	V <sub>REF IN</sub> = 5.000V		20			20		ppm/°C
TCZS	Zero scale temperature coefficient			5			5		ppm/°(

# DC ELECTRICAL CHARACTERISTICS (Cont'd) $V_{CC}+=+15V, V_{CC}-=-15V, SE5018.-55^{\circ}C \leq T_{A} \leq 125^{\circ}C, NE5018.0^{\circ}C \leq T_{A} \leq 70^{\circ}C$ unless otherwise specified.\frac{1}{2} Typical values are specified at 25^{\circ}C

	PARAMETER	TEST CONDITIONS		SE/5018	3		NE5018		UNIT
	PARAMETER	TEST CONDITIONS	Min	Тур	Max	Min	Тур	Max	01111
REFSC	Reference output current Reference short circuit current	$\Delta$ V <sub>REF</sub> $\leq$ 0.1% T <sub>A</sub> = 25°C V <sub>REF</sub> OUT = 0V		5 15			5 15		mA mA
PSR+(REF)	rejection (+)	$V- = -15V$ , $13.5V \le V+ \le 16.5V$ , IREF = 1.0mA		.003	.01		.003	.01	%VR
PSR-(REF)	Reference power supply rejection ()	$V+ = 16V, -13.5V \le V- \le 16.5V,$		.003	.01		.003	.01	%VR
V <sub>REF</sub>	Reference voltage	IREF = 1.0mA	4.5	5.0	5.5	4.5	5.0	5.5	V
TCREF	Reference voltage temperature coefficient	IREF = 1.0mA		60			60		ppm/*
ZIN	DAC VREF IN input impedance	IREF = 1.0mA	4.0	5.0	6.0	4.0	5.0	6.0	KΩ
lcc+	Positive supply current	V <sub>CC</sub> + = 15V		7	14		7	14	mA
Icc-	Negative supply current	V <sub>CC</sub> - = -15V		-10	-15		-10	-15	mA
PD	Power dissipation	IREF = 1.0mA, V <sub>CC</sub> = ± 15V		255	435		255	435	mW

<sup>1</sup> Refer to Figure 2

AC ELECTRICAL CHARACTERISTICS 2 VGC = ± 15V, TA = 25°C

	PARAMETER	то	FROM	TEST CONDITIONS	S	/NE50	18	UNIT
	PARAMETER		T NOM	TEST CONDITIONS	Min	Тур	Max	
T <sub>SLH</sub> T <sub>SHL</sub>	Settling time Settling time	±% LSB ±% LSB	Input Input	All bits low to high <sup>3</sup> All bits high to low <sup>4</sup>		1.8		μs μs
<sup>t</sup> pih <sup>t</sup> phi <sup>t</sup> plab <sup>t</sup> pih <sup>t</sup> phi	Propagation delay Propagation delay Propagation delay Propagation delay Propagation delay	Output Output Output Output Output	Input Input Input LE LE	All bits switched low to high <sup>3</sup> All bits switched high to low <sup>4</sup> 1 LSB change <sup>3</sup> . <sup>4</sup> low to high transition <sup>5</sup> high to low transition <sup>6</sup>		300 150 150 300 150		ns ns ns ns
t <sub>s</sub> t <sub>h</sub> t <sub>pw</sub>	Set-up time Hold time Latch enable pulse width Reference input Slew rate	LE Input	Input LE	2, 7 2, 7 2, 7 2, 7	100 50 150	25		ns ns ns v/µs

#### NOTES

- 2. Refer to Figure 3

- 2. Refer to Figure 3. See Figure 6. 4. See Figure 7 5 See Figure 8 6 See Figure 9 7. See Figure 10

#### A/Dコンバータ ADC0804

#### Absolute Maximum Ratings (Notes 1 and 2)

#### Operating Ratings (Notes 1 and 2)

 Supply Voltage (V<sub>CC</sub>) (Note 3)
 6.5V

 Voltage at Any Input
 -0.3V to (V<sub>CC</sub> •0.3V)

 Storage Temperature Range
 -65° C to •150° C

 Package Dissipation at TA = 25° C
 875 mW

 Lead Temperature (Soldering, 10 seconds)
 300° C

Temperature Range (Note 1)

AUC0801/02/03/04 LD

ADC0801/02/03/04 LCD

ADC0801/02/03/04 LCN

Range of V<sub>CC</sub> (Note 1)

 $\begin{array}{l} T_{MIN} \leq T_{A} \leq T_{MAX} \\ -55^{\circ}C \leq T_{A} \leq +125^{\circ}C \\ -40^{\circ}C \leq T_{A} \leq +85^{\circ}C \\ 0^{\circ}C \leq T_{A} \leq 70^{\circ}C \\ 4.5 \ V_{DC} \ to \ 6.3 \ V_{DC} \end{array}$ 

#### **Electrical Characteristics**

Converter Specifications:

 $V_{CC}$  = 5  $V_{DC}$ ,  $V_{REF}/2$  = 2.500  $V_{DC}$ ,  $T_{MIN} \le T_A \le T_{MAX}$  and  $f_{CLK}$  = 640 kHz unless otherwise stated.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
ADC0801:					
Total Adjusted Error (Note 8)	With Full-Scale Adj. Only			11/4	LSB
ADC0802:					
Total Unadjusted Error	Completely Unadjusted (Zero and			±1/2	LSB
(Note 8)	Full-Scale)				
ADC0803:					
Total Adjusted Error (Note 8)	With Full-Scale Adj. Only			±1/2	LSB
ADC0804:					
Total Unadjusted Error	Completely Unadjusted (Zero and			±1	LSB
(Note 8)	Full-Scale)				
VREF/2 Input Resistance	Input Resistance at Pin 9		4.8		kΩ
Analog Input Voltage Range	(Note 4) V(+) or V(-)	Gnd 0 05		V <sub>CC</sub> +0.05	VDC
DC Common-Mode Rejection	Over Analog Input Voltage Range		±1/16	±1/8	LSB
Power Supply Sensitivity	VCC = 5 VDC ± 10% Over		±1/16	±1/8	LSB
	Allowed VIN(+) and VIN(-)				
	Voltage Range (Note 4)				

#### **Electrical Characteristics**

Timing Specifications: VCC = 5 VDC and TA = 25°C unless otherwise noted

	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
fCLK	Clock Frequency	V <sub>CC</sub> = 6V, (Note 5) V <sub>CC</sub> = 5V	100 100	640 640	1280 800	kHz kHz
Tc	Conversion Time	(Note 6)	66		73	1/fcLK
CR	Conversion Rate In Free-Running Mode	INTR tied to WR with  CS = 0 VDC, fCLK = 640 kHz			8770	conv/s
tw(WR)L	Width of WR Input (Start Pulse Width)	CS = 0 V <sub>DC</sub> (Note 7)	100			ns
TACC	Access Time (Delay from Falling Edge of RD to Output Data Valid)	CL = 100 pF (Use Bus Driver IC for Larger CL)		135		ns
t <sub>1H</sub> , t <sub>0H</sub>	TRI-STATE Control (Delay from Rising Edge of RD to Hi-Z State)	C <sub>L</sub> = 10 pF, R <sub>L</sub> = 10k (See TRI-STATE Test Circuits)		125		ns
tWI	Delay from Falling Edge of WR to Reset of INTR			320		ns
CIN	Input Capacitance of Logic Control Inputs			5	7.5	pF
COUT	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	ρF

#### **Electrical Characteristics**

Digital Levels and DC Specifications:

4.75  $V_{DC} \le V_{CC} \le 5.25 V_{DC}$  and  $T_{MIN} \le T_A \le T_{MAX}$ , unless otherwise noted.

	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNIT
CONTRO	L INPUTS (Note: CLK IN (pin 4) is the	ne input of a Schmitt trigger circui	t and is ther	efore specifie	ed separately	/]
V <sub>IN</sub> (1) Logical "1" Input Voltage (Except Pin 4 CLK IN)		V <sub>CC</sub> = 5.25 V <sub>DC</sub>	2.0		15	Vc
VIN (0)	Logical "0" Input Voltage (Except Pin 4 CLK IN)	V <sub>CC</sub> = 4.75 V <sub>DC</sub>			0.8	V <sub>0</sub>
VT+	CLK IN (Pin 4) Positive Going Threshold Voltage	V <sub>CC</sub> = 5 V <sub>DC</sub>		3.1		٧D
VT-	CLK IN (Pin 4) Negative Going Threshold Voltage	V <sub>CC</sub> = 5 V <sub>DC</sub>		1.8		٧D
	CLK IN (Pin 4) Hysteresis $(V_T+) - (V_T-)$	V <sub>CC</sub> = 5 V <sub>DC</sub>		1.3		V <sub>D</sub>
I <sub>IN</sub> (1)	Logical "1" Input Current (All Inputs)	V <sub>CC</sub> = 5 V <sub>DC</sub> V <sub>IN</sub> = 5 V <sub>DC</sub>		0.005	1	μAD
I <sub>IN</sub> (0)	Logical "0" Input Current (All Inputs)	V <sub>CC</sub> = 5 V <sub>DC</sub>	-1	-0.005		μAD
1CC	Supply Current	f <sub>CLK</sub> = 640 kHz, T <sub>A</sub> = 25°C and <del>CS</del> = "1"		1.8		m
DATA	DUTPUTS AND INTR					
Vout (	0) Logical "0" Output Voltage	I <sub>O</sub> = 1.6 mA V <sub>CC</sub> = 4.75 V <sub>DC</sub>			0.4	٧D
VOUT (	1) Logical "1" Output Voltage	I <sub>O</sub> = -360 μA V <sub>CC</sub> = 4.75 V <sub>DC</sub>	2.4			VDO
IOUT	TRI-STATE Disabled Output Leakage (All Data Buffers)	VOUT = 0 VDC VOUT = 5 VDC	-3		3	μΑ <sub>D</sub> (
	Output Short Circuit Current	VOUT Short to Gnd VOUT Short to VCC VCC = 5.0V, TA = 25°C		6 16		mAD(

Note 1: Absolute maximum ratings are those values beyond which the life to the device may be impaired.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from VCC to Gnd and has a typical breakdown voltage of 7 VDC-

Note 4: For  $V_{[N]}(-) \ge V_{[N]}(+)$  the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input oldessone diode drop below ground or one clode drop greater than 4CQ, supply. Be carried, during testing at low  $V_{QC}$  levels (4,5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperature, and cause errors for analog inputs near full-calce. This specal flows 50 mV forward bias of either diode. This means that long as the analog  $V_{[N]}$  does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0  $V_{[C]}$  to 5  $V_{[C]}$  conjust voltage range will therefore require a minimum supply voltage of 4,950  $V_{[C]}$  over temperature variations, initial tolerance and lost all colerance and colerance.


Note 5: With VCC # 6V, the digital logic interfaces are no longer TTL compatible.


Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process.


Note 7: The CS input is assumed to bracket the WR strobe input and therefore timing is dependent on the WR pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the WR pulse (see immined disarrance).


Note 8: All of the A/Ds are specified without requiring a zero adjust.


# **Typical Performance Characteristics**




















#### アナログマルチプレクサMC14052B

# MC14051B thru MC14053B

ELECTRICAL CHARACTERISTICS

			ADD.	Tio			28°C		This	ph"	
Characteristic		Symbol	Vdc	Min	Max	Min	Тур	Max	Min	Max	Unit
Output Voltage	"0" Level	VOL	5.0	- 1	0.05	-	0	0.05	-	0.05	Vdc
Vin - VDD or VSS			10	-	0.05	- 1	0	0.05	-	0.05	
Vec - VEE	1		15	-	0.05	-	0	0.05	-	0.05	
90 <u>-</u> -	"1" Level	VOH	5.0	4.95	-	4.95	5.0	-	4.95		Vdc
Vin = 0 or VDD			10	9.95	- 1	9.95	10	- 1	9.95	-	
			15	14.95		14.95	15	-	14.95	-	
Input Voltage#	"0" Level	VIL									Vdc
(Vo = 4.5 or 0.5 Vdc)			5.0	-	1.5	-	2.25	1.5	-	1.5	
(VO = 9.0 or 1.0 Vdc)			10	-	3.0	-	4.50	3.0	-	3.0	
(Vo = 13.5 or 1.5 Vdc)			15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level	VIH									Vdc
(Vo = 0.5 or 4.5 Vdc)			5.0	3.5	-	3.5	2.75	-	3.5	-	
(VO = 1.0 or 9.0 Vdc)			10	7.0	-	7.0	5.50	- 1	7.0	- 1	
(VO = 1.5 or 13.5 Vdc)			15	11.25	-	11.0	8.25	-	11.0	-	
Input Current (Control, Inh	ibit)	lin	-	-	-		10	-	_	-	pAdc
Input Capacitance		Cin					1				pF
(V <sub>in</sub> = 0)			_								
Control, Inhibit			_	-	_	-	5.0	-	-	-	
Switch Inputs	MC14051B			-	_	-		-	-	-	
Output Capacitance	MC14051B MC14052B	Cout	10	-	-	-	60	_	-	-	pF
	MC14052B		10		-	-	32 17	-	-		
	MC14053B		10	<del></del>	-	<del>-</del>	0.18			-	pF
Feedthrough Capacitance	MC14051B	C <sub>in-out</sub>	10	1 -	_	-	0.18	1 -	_		pF.
	MC140528		10	1 -	_	_	0.12	_		-	
Quiescent Current (AL Dev		Ipp	5.0	-	5.0	-	0.005	5.0	-	150	μAdo
(Per Package)	nce)	םםי	10		10	1 -	0.005	10	-	300	μΑσο
(Per Package)			15	1 -	20	_	0.015	20	_	600	
Quiescent Current (CL/CP	Davice)	Ipp	5.0	<u> </u>	20	-	0.005	20	-	150	#Add
(Per Package)	Device)	'DD	10	1 -	40		0.003	40	_	300	μΑσο
(FRI Fackage)			15	1 -	80	1 -	0.015	80		600	
Total Supply Current**1		1 <sub>T</sub>	5.0			1- : 10					μAdo
(Dynamic plus Quiescer	1	,,	10	i <sub>T</sub> = (0.07 μA/kHz) f + i <sub>Q</sub> i <sub>T</sub> = (0.20 μA/kHz) f + i <sub>Q</sub>							,,,,,,,,,
Per Package)			15 IT * (0.36 µA/kHz) f + 10								
ON Resistance (AL Device	)	RON	5.0	-	880	T -	250	1050	-	1200	Ω
0a. (All Berner		- Oil	10	-	400	-	120	500	-	550	
			15	-	220	-	80	280	-	320	
ON Resistance (CL/CP Dev	rice)	RON	5.0	-	880	-	250	1050	-	1200	Ω
		0,4	10	-	450	-	120	500	-	520	
			15		250		80	280	-	300	
△ ON Resistance Between	Any	ARON	5.0	-	-	-	25	-	-	-	U
Two Channels			10	-	-	-	10	-	-	-	
			15	<del>  -</del> -	-	-	5.0	-	-	-	-
OFF Channel Leskage Curr	rent	-	15			1				1000	nAde
Any Channel			15	-	100	-	+ 0.01	100	-	1000	
(AL Device) All Chi			15		100	_	± 0.08	100	_	1000	
	MC140518 MC140528		15	-	100	1 -	- 0.04	100	-	1000	
	MC140528 MC140538		15	1 -	100	1 -	±0.02	100		1000	
			15	+-	100	<del>  -</del> -	- 5.02	00		1.500	nAde
OFF Channel Leakage Curr	ent	-	15	-	1000		± 0.01	1000	_	3000	""
Any Channel (CL/CP Device)			13			_	10.01	1000		1	
All Channels OFF:	MC104518		15	-	1000	l -	10.08	1000	_	3000	
All Channels OFF:	MC104518		15	1 -	1000	-	: 0.04	1000	_	3000	
	MC10452B	1	15	1	1000	_	± 0.02	1000		3000	1

<sup>\*</sup>T<sub>[060</sub> \* -56°C for AL Device, -40°C for CLICP Device.
T<sub>[160</sub> \* -156°C for AL Device, -88°C for CLICP Device.
T<sub>[160</sub> \* +125°C for AL Device, -88°C for CLICP Device.
\*\*Governmently is defined at control input votage coincident with the resolution of the control input votage coincident with the resolution of the control input votage coincident with the resolution of the coincident votage coincident votag

#### MC14051B thru MC14053B

SWITCHING CHARACTERISTICS\* (CL = 50 pF, TA = 25°C)

Characteristic		Symbol	VDD-VEE Vdc	Typ All Types	Max	Unit
ropagation Delay Times Switch Input to Switch Output (R <sub>L</sub> = 10 kΩ) MC14051		tPLH, tPHL				ns
tp_H, tpHL = (0.17 ns/pF) CL + 26.5 ns			5.0	35		
tpLH, tpHL - (0.08 ns/pF) CL + 11 ns	1		10	15		
TPLH, TPHL - 10.00 HI/PF CL + 11 HI			15	12		
tpLH, tpHL = (0.06 m/pF) CL + 9.0 ms			16	12	30	
MC14052						
tpLH, tpHL = (0.17 ms/pF) CL + 21.5 ms			5.0	30		ns
tpLH, tpHL = (0.08 ns/pF) CL + 8.0 ns			10	12		
tpLH, tpHL = (0.06 ns/pF) CL + 7.0 ns			15	10	25	
MC14053	1					_
tpLH, tpHL = (0.17 ms/pF) CL + 16.5 ms			5.0	26	65	ns
tpLH, tpHL = (0.08 ns/pF) CL + 4.0 ns			10	8.0	20	
tpLH, tpHL = (0.06 ns/pF) CL + 3.0 ns			15	6.0	15	
Inhibit to Output (RL = 10 k ft):				-		
Output "1" or "0" to High Impedence, or		TPHZ, TPLZ,	1	1		ns
High Impedance to "1" or "0" Level		TPZH, TPZL				
MC14051B			5.0	350	700	
			10	170	340	
			15	140	280	
MC140528			5.0	300		DE
MC190528			10			ns
			15	155		
				125		
MC14053B			5.0	275		ns
			10	140		1
			15	110	220	
Control Input to Output (R <sub>L</sub> = 10 kΩ)		tPLH, tPHL				ns
MC14051B			5.0	360		
			10	160		1
			15	120	240	
MC14052B			5.0	325	650	ns
		1	10	130	260	
		1	15	90	180	1
MC14053B			5.0	300	600	ns
			10	120	240	
			15	80	160	
Sine Wave Distortion		-	10	0.04	-	%
(R <sub>L</sub> = 1 kΩ, f = 1 kHz) Bandwidth		BW	+		-	MHz
(R <sub>L</sub> = 1 kΩ, V <sub>in</sub> = 1/2 (V <sub>DD</sub> - V <sub>SS</sub> ) p-p,		811				MHI
20 Log 10 Vout = -3 d8)	MC14051B	1	10	20	-	1
Vin	MC14052B	1	10	30	-	
	MC14053B		10	55	90 40 30 30 30 30 30 30 30 30 30 30 30 30 30	
Feedthrough Attenuation, Input to Output		-				MH
Vaut						1
(RL = 1 kΩ, 20 Log 10 Vout = -50 dB)	MC14051B	1	10	4.5	-	
*in	MC140528		10	30	-	
	MC14053B	1	10	55	90 40 40 30 30 30 30 30 30 30 30 30 30 30 30 30	
		-	10	3.0	-	MH
Channel Separation		1			-	1
Channel Separation (R <sub>L</sub> = 1 kΩ, V <sub>in</sub> = 1/2 (V <sub>DD</sub> - V <sub>SS</sub> ) p-p,						
$(R_L = 1 \text{ k } \Omega, V_{in} = 1/2 \text{ (V_{DD} - V_{SS}) p-p,}$ $20 \text{ Log } 10 \frac{V_{out(B)}}{V_{in}(A)} = -50 \text{ dB})$			10	30	1	m
(R <sub>L</sub> = 1 k Ω, V <sub>in</sub> = 1/2 (V <sub>DD</sub> - V <sub>SS</sub> ) p-p,  20 Log 10 $\frac{V_{out}(B)}{V_{in}(A)}$ = -50 dB)  Feedthrough Control, Input to Output		-	10	30	-	m'
(R <sub>L</sub> = 1 kΩ, V <sub>in</sub> = 1/2 (V <sub>DD</sub> · V <sub>SS</sub> ) ρ·ρ,  20 Log 10  Vout(B) = -50 dB)  Feedthrough Control, Input to Output (R <sub>1</sub> = 1 kΩ, R <sub>L</sub> = 10 kΩ Control/Inhibit		-	10	30	-	m)
(R <sub>L</sub> = 1 k Ω, V <sub>in</sub> = 1/2 (V <sub>DD</sub> - V <sub>SS</sub> ) p-p,  20 Log 10 $\frac{V_{out}(B)}{V_{in}(A)}$ = -50 dB)  Feedthrough Control, Input to Output		-	10	30	-	m)

The formulas given are for the typical characteristics only.

This device contains circuitry to protect the inputs against denote due to high static voltages or alcorric fields. Nowewe, it is educated that recently immunities the state to model against oil any voltage higher than maximum noted unique to this high him padance circuit. For proper operation is a recommendant that  $W_{ijk}$  and  $V_{ijk}$  are contained to the state  $V_{ijk}$  and  $V_{ijk}$  are contained to  $V_{ijk}$  and  $V_{ijk}$  are contained to  $V_{ijk}$  and  $V_{ijk}$  are state  $V_{ijk}$  and  $V_{ijk}$  are state  $V_{ijk}$  and  $V_{ijk}$  and  $V_{ijk}$  are state  $V_{ijk}$  and  $V_{ijk}$ 

Unused inputs must always be tied to an appropriate logic voltage level (s.g., either VSS or VDD).

# **ELECTRICAL SPECIFICATIONS**

# Maximum Ratings

Exceeding these ratings could cause permanent damage to these devices. Functional operation at these conditions is not implied—operating conditions are specified below.

V<sub>CC</sub>=+5V ±5% V<sub>SS</sub>=GND

Standard Conditions

Operating temperature: 0°C to +40°C

# DC Characteristics

Characteristic	Sym	Min.	Тур.*	Max.	Units	Conditions
All Inputs Logic "0" Logic "1"	V <sub>IL</sub> V <sub>IH</sub>	0 2.4	_	0.6 V <sub>CC</sub>	v v	
All Outputs (except Analog Channel Outputs) Logic "0" Logic "1"	V <sub>OL</sub>	0 2.4	_	0.5 V <sub>cc</sub>	V	I <sub>OL</sub> =1.6 mA, 20pF I <sub>OH</sub> = 30 μA, 20pF
Analog Channel Outputs Power Supply Current	V <sub>o</sub> I <sub>cc</sub>	0	_ 45	60 75	dB mA	Test circuit: Fig. 34

<sup>\*</sup>Typical values are at +25°C and nominal voltages.

#### Fig. 34 ANALOG CHANNEL OUTPUT TEST CIRCUIT :





Fig. 35 CURRENT TO VOLTAGE CONVERTER



# AC Characteristics

Characteristic	Sym	Min.	Тур.*	Max.	Units	Conditions
Clock Input						1.
Frequency	fc	1.0	-	2.0	MHz	
Rise time	tr	l –	-	50	ns	
Fall time	tr	-	-	50	ns	Fig. 36
Duty Cycle	1 -	25	50	75	%	1 1g. 00
Bus Signals (BDIR, BC2, BC1)						
Associative Delay Time	t <sub>BD</sub>	_	30	55	ns	)
Reset						1
Reset Pulse Width	taw	500	_	-	ns	} Fig. 37
Reset to Bus Control Delay Time	t <sub>RB</sub>	100	-	-	ns	} ' ig. 5'
A9, A8, DA7DA0 (Address Mode)						
Address Setup Time	tas	400	-	-	ns	} Fig. 38
Address Hold Time	t <sub>AH</sub>	100	_	- 1	ns	} Fig. 30
DA7DA0 (Write Mode)						
Write Data Pulse Width	tow	500	- 1	10,000	ns	)
Write Data Setup Time	tos	50	- 1	- 1	ns	Fig. 39
Write Data Hold Time	t <sub>DH</sub>	100	-	- 1	ns	)
DA7DA0 (Read Mode)			- 1	- 1		
Read Data Access Time	tos	- 1	250	500	ns ·	)
DA7DA0 (Inactive Mode)		- 1				Fig. 40
Tristate Delay Time	trs	-	100	200	ns	)

<sup>\*</sup>Typical values are at 25°C and nominal voltages.

Fig. 36 CLOCK AND BUS SIGNAL TIMING





Fig. 37 RESETTIMING





Training I/O Controler

# TK-85 I/O BOARD

ユーザズマニュアル

発 行 所 日本マイクロコンピュータ株式会社 〒102 東京都千代田区麹町 4-5-21睦ビル

落丁・乱丁本はお取替えいたします。 本書の一部あるいは全部について、日本マイクロコンピュータ(株) から文書による許諾を得ずに、いかなる方法に於ても無断で複写、 複製することは禁じられております。

# TX-85 I/O BOAKS

The state of the s

And the second



